### 電力変換器の高電力密度化に関する研究

### 2019年7月

# 千葉大学大学院工学研究科

人工システム科学専攻 電気電子系コース 山口 浩二

(千葉大学審査学位論文)

電力変換器の高電力密度化に関する研究

### 2019年7月

# 千葉大学大学院工学研究科

人工システム科学専攻 電気電子系コース 山口 浩二

# 目次

第1章	緒論	1
1.1	研究背景	1
	1.1.1 エネルギー・環境問題	1
	1.1.2 パワーエレクトロニクス技術の発展と動向	3
	1.1.3 次世代電力変換器のつくる未来	5
1.2	研究目的	6
1.3	本論文の構成	7
takat-a		
第2章	電力変換器の高電力密度化における課題	9
2.1	技術背景・動向	9
	2.1.1 パワーデバイスの技術動向	9
	2.1.2 高電力密度化の技術動向	11
2.2	高電力密度化への課題とアプローチ	12
2.3	本研究における電力変換器の検討仕様	18
2.4	損失低減の検討	19
	2.4.1 次世代パワーデバイスの適用	19
	2.4.2 スイッチング損失の低減	20
	2.4.3 導通損失の低減	21
2.5	冷却性能の向上による高電力密度化	22
2.6	まとめ	22
第3章	電力変換器スイッチング損失低減の検討	25
3.1	スイッチング特性のトレードオフと駆動回路技術動向	25
3.2	SiC-MOSFET スイッチング特性と課題	28
3.3	低損失・低ノイズゲート駆動回路の提案	31

	3.3.1 提案駆動回路のコンセプト	31
	3.3.2 提案駆動回路ターンオン動作	33
	3.3.3 提案駆動回路ターンオフ動作	34
3.4	4 提案駆動回路の設計指針	36
3.5	5 スイッチング特性の評価	41
	3.5.1 評価試験セットアップ	41
	3.5.2 ターンオン特性	43
	3.5.3 ターンオフ特性	47
	3.5.4 ダイオードターンオフ特性	51
	3.5.5 スイッチングノイズ特性とトータルスイッチング損失	53
3.6	5 インバータ特性の評価	55
3.7	7 高電力密度化への影響評価	58
3.8	3 まとめ	59

第4章	電力変換器導通損失低減の検討	61		
4.1	SiC-MOSFET 逆並列 SiC-SBD に関する技術動向と課題	61		
4.2	損失評価	63		
	4.2.1 導通損失評価	63		
	4.2.2 スイッチング損失評価	64		
4.3	逆並列 SBD レス構造のための設計指針	70		
4.4	4.4 ノイズに関する比較評価解析			
4.5	1.5 スイッチング特性の評価試験			
	4.5.1 評価試験セットアップ	74		
	4.5.2 スイッチング特性評価結果	76		
	4.5.3 スイッチングノイズ評価結果	79		
4.6	インバータ駆動評価試験	80		
	4.6.1 評価試験セットアップ	80		
	4.6.2 インバータ損失評価結果	82		
	4.6.3 インバータノイズ評価結果	84		
4.7	.7 高電力密度化への影響評価			
4.8	8 まとめ			
第5章	電力変換器の冷却性能改善の検討	89		
5.1	パワーモジュール構造の提案	89		

5.2	パワーモジュール冷却特性の解析評価	92
5.3	高電力密度化に与える影響評価	95
5.4	まとめ	96

第6章	インバータの高電力密度化の検討	97
6.1	高電力密度 SiC インバータの試作	97
6.2	6.2 高電力密度インバータの特性評価試験	
6.3	6.3 温度評価試験	
6.4	まとめ	106
第7章	結論	107
今後の課		110
耕农		11.2
副中		112
参考文蘭	÷	113
研究業績		122

第1章

緒論

### 1.1 研究背景

### 1.1.1 エネルギー・環境問題

2015 年パリで行われた気候変動枠組条約第 21 回締約国会議(COP21)で, 2020 年以降の気候変動 に対する新たな世界的な枠組みとなるパリ協定が採択され,55ヶ国以上の参加,世界の温暖化ガス総 排出量 55%以上をカバーするという発効条件をクリアして、当初の見通しよりも大幅に早い 2016年に 発効された<sup>(1-8)</sup>。2017 年時点での締結国は 159 ヶ国・地域,温暖化ガス総排出量の 86%をカバーする ものとなった。パリ協定は全世界で温暖化対策に取り組むことが決定された歴史的な枠組みのスター トとなった。パリ協定の目標として、全世界で産業革命以前を基準とした平均気温上昇値を2℃より十 分低くし、1.5℃以下とするための努力をするということで合意されている。1992年に採択された「国 連気候変動枠組条約」に基づき、国連気候変動枠組条約締約国会議(COP)が1995年から毎年開催さ れている。パリ協定は、1997年の COP3 にて採択された京都議定書の後継の枠組みとなる。京都議定 書では、先進国と途上国とに区分して限られた国での取り組みとなっていた。また、採択後の中国や インドなど途上国の急激な発展成長から、新しい枠組みが必要という議論が多くなされていた。実際、 2016年の温室効果ガス排出量シェアを国別で見ると、中国が23.2%で1位、インドが5.1%でロシアと 並んで同率4位となっている。日本の温室効果ガス排出量シェアは2.7%で8位である。パリ協定が歴 史的な合意として評価されている根拠として、先進国、途上国の区別なく、全世界をあげて地球レベ ルの環境問題対策に対応することを義務付けたことがある。世界の環境問題とその対策は新たな時代 へ入ろうとしているといえる。

パリ協定の採択,発効にあわせて,日本でも温暖化対策計画が2016年に閣議決定され,日本は温室 効果ガスの排出削減目標として,2030年度までに2013年度基準で26%削減を目標として取り組むこと が決まっている<sup>(9-14)</sup>。この目標を達成するためには,再生可能エネルギーの導入量を増やすなどエネ ルギーミックス最適化の推進と、エネルギー使用効率化の追求が必要となる。

政府の示した 2030 年のエネルギーミックス目標によると,再生可能エネルギーを 22~24%,原子力 を 22~20%とするなどの電源構成の見通しが示されている<sup>(10-12)</sup>。しかし,2011 年の東日本大震災で の東京電力福島第一原発事故の影響で,原子力発電所の再稼働は停滞している状況である。太陽光や 風力発電など,再生可能エネルギーの普及も軌道に乗っているとは言えない。一方で,欧州では日本 の原発事故もトリガになり,脱原発,再生可能エネルギーの普及,コスト削減も軌道に乗りつつある 状況といえる。

エネルギー効率化の追求という点では、日本は優れたパワーエレクトロニクス技術により、エアコ ンなどの家電へのインバータ適用、自動車の電動化、鉄道などでの次世代パワーデイバスの実用化な ど、世界の他の国と比較しても高効率化が進んでいるといえる。しかし、地球全体の環境問題に対応 するためには、さらなる高効率化に継続的に取り組むことが必要である。世界各国で提案されている 車のEV化の加速に加えて、航空機の電動化、空飛ぶタクシーやドローンの活用など、新たな電動化 モビリティへの取り組みが加速している。特に日本国内では、老朽化したインフラ点検・整備、建設 現場での労働生産性改善のためのドローン活用ニーズが高い<sup>(15)</sup>。こうした、移動体、特に飛行体の電 動化のためには、電力変換器、モータ、蓄電池などの電動化機器の小型軽量化、高電力密度化が強く 求められている。

また、電気は変換・輸送効率の非常に高いエネルギーであり、既存の装置を電動化するだけでも高 効率化を実現することができる。ただの電化だけではなく、パワーエレクトロニクス技術を駆使した インバータなどの電力変換器を適用することでさらなる高効率化が可能となる。未だ電力変換器が適 用されていないモータ適用装置、または油圧や空気圧などで駆動される機械装置などに新たに電力変 換器を適用するためには、その適用障壁を低くすることが必要となる。電力変換器の小型・軽量化に よって、既存の装置・スペースに適用し易くすることは、電力変換器適用の促進・普及に繋がり、世 界規模での高効率エネルギー利用に繋がると考えられる。特に日本は途上国と協力して温室効果ガス の削減に取り組み、削減の成果を両国で分け合う二国間クレジット制度(JCM)を推進し、途上国と 自国の双方の削減目標を達成することを目指しているので、高電力密度電力変換器はそれを加速させ るキーコンポーネントとすることができる。

上述した環境・エネルギー問題に加えて、日本国内では超高齢化社会に関連する課題も多く、また 大きくなってきている<sup>(15)</sup>。日本の高齢化率は 2017 年時点で 27.7%と過去最高を記録し、かつこれは 世界最高の値となっている。我が国の高齢化率は、2025 年には3割を超え、2050 年には4割弱にまで 達する見込みである。また、日本の労働生産性は OECD 加盟 35ヵ国中 20位、主要先進7ヶ国で最下 位となっている<sup>(15)</sup>。さらに、日本の健康寿命は2016 年時点で男性が約72歳で女性は約75歳となっ ており、世界トップクラスとなっている<sup>(15)</sup>。日本の超高齢化社会と労働生産性の問題を解決するため には、日本の健康寿命の高さや労働意欲を活かして、高齢者や女性のさらなる労働参加促進がひとつ の解決策となると考えられる。様々な労働者をサポートすることが求められており、人と協働するロ ボット、ウェアラブルロボットなどの開発が求められている。このようなロボットには軽くて小さな 高電力密度電力変換器が強く求められることとなる。

### 1.1.2 パワーエレクトロニクス技術の発展と動向

現在,パワーエレクトロニクス技術無しの生活は考えられない程,人々の日常生活はパワーエレクトロニクス技術応用機器に溢れ,その恩恵により便利で快適,かつ豊かな生活が実現されている。日本国内の家電機器を見てみると,エアコン,冷蔵庫,洗濯機,掃除機,LED照明,IHクッキングヒータなど,多くのパワーエレクトロニクス機器を適用したものが普及している。また,ハイブリッドカーや EV,鉄道などの交通手段は,インバータや DCDC コンバータなどのパワーエレクトロニクス機器の発展により,その燃費改善,排ガス削減などの課題を解決し続けながら普及が進んできたと言える。さらに,パソコンやスマートフォンなどのIT機器,テレビなどのオーディオ機器も,その電源回路部にはパワーエレクトロニクス技術が無くては成立しないものである。一般住宅の外でも,街のいたるところ,商業施設,工場や港湾など,あらゆる場所でパワーエレクトロニクス技術の恩恵を受けていることがわかる。

そのパワーエレクトロニクス技術の起点とされているのは、1957年の米国 General Electric 社による サイリスタの商品化であるとされている<sup>(16)</sup>。それまでの機械接点リレーでは不可能であった高速での スイッチ動作が可能となり、その低損失・高速スイッチング性能がその後のパワーエレクトロニクス 技術の発展へと繋がった。さらには、1973年に開催された第1回 IEEE Power Electronics Specialist Conference の基調講演において、W. E. Newell によって、パワーエレクトロニクスは電子工学 (Electronics)、電力工学 (Power)、制御工学 (Control)の3つの領域にまたがる技術分野として提言 された<sup>(17)</sup>。その後、スイッチ素子であるパワーデバイスの発展、制御用のマイコンや DSP などの演 算用デバイス、電力変換回路・制御技術などの発展と共に、パワーエレクトロニクス技術は急速に発 展し、上述のとおり活躍の場を拡げている<sup>(18-27)</sup>。前節に述べたとおり、エネルギー問題、環境問題な ど、地球規模の様々な問題を解決するキーテクノロジーとして、技術開発の重要性に加えて人材育成

の重要性も盛んに議論されている。

パワーエレクトロニクスの発展はモータの高精度・高効率な可変速制御を可能にして、その応用に より様々な機器の高性能化、高効率化が達成されてきた<sup>(18-23)</sup>。パワーエレクトロニクス技術適用以前 のモータ駆動は、直流モータによる可変速制御が主に行われていて、交流モータは固定速駆動の用途 に適用が限られていた。交流モータは直流モータと比較して、ブラシや整流子等の摩耗・接触導通部 品がないため保守が容易で信頼性が高いという利点があるが、その可変速制御性の問題から適用先が 限られており、交流モータの高効率かつ高精度な可変速制御技術の実現が求められていた。これらの 要求に応えたのがパワーエレクトロニクス技術の代表的な装置であるインバータである。インバータ は直流を交流に変換し、可変電圧可変周波数出力(VVVF: Variable Voltage Variable Frequency)が可能 である。当初は誘導モータの電圧/周波数比(V/F)一定制御や、すべり周波数制御などが採用されてい たが、ベクトル制御が提案、開発され実用化されることで、その制御性が飛躍的に改善された。ベク トル制御の確立によって、交流モータは元々有していた保守容易性、高信頼性に加えて、直流モータ と同等の制御特性を有することになり、可変速制御、高度な制御応答性が求められるような機器・装 置にも応用の範囲を広げていくこととなった<sup>(20-23)</sup>。

また、パワーエレクトロニクス技術の発展はパワーデバイスとその応用技術の発展の歴史とみるこ

ともできる。サイリスタの自己消弧(ターンオフ)を可能とする GTO(ゲートターンオフ)サイリス タ、トランジスタベースの自己消弧可能パワーデバイスであるパワートランジスタ、電圧駆動が可能 な絶縁型ゲートを持ち高周波・低損失駆動を可能とするパワーMOSFET,トランジスタの高耐圧低オ ン電圧特性(電導度変調)と MOSFET の電圧駆動絶縁ゲートによる高周波・低損失駆動のメリットを 併せ持つ IGBT などが開発された<sup>(24-25)</sup>。200V 以下の低電圧領域では MOSFET,中高電圧領域では IGBT が広く使われている。

そして、シリコン(Si)に替わる次世代半導体材料として期待されるワイドバンドギャップ(WBG) 半導体による次世代パワーデバイスの研究開発が盛んにされてきており、近年になってSiC(Silicon Carbide:炭化ケイ素)やGaN(Gallium Nitride:窒化ガリウム)などを適用したパワーデバイスの実用 化がされ始めている<sup>(26-27)</sup>。これらの次世代パワーデバイスはSiパワーデバイスでは実現ができなかっ た領域へのブレークスルーを可能とする。次世代パワーデバイスのより高い性能の実現・実用化によ り、それらを適用した電力変換器の開発も新たなステージに突入しているといえる。まさに、シリコ ン時代から次世代デバイスによる新しい時代への転換期に差し掛かっているということができる。次 世代パワーデバイスの特性を活かして、これまでのシリコンでは実現できなかった、高耐電圧対応、 高耐熱性能、高周波駆動特性、高効率性能、小型・軽量化を実現する高電力密度化を追求した電力変 換器が求められており、その研究開発が加速している。例えば、高耐電圧特性を活かした高電圧直流 送電のための電力変換器、200℃を超える高温環境で動作する電力変換器、1MHz以上の高周波でスイ ッチングすることでフィルタを極限まで小さくする電力変換器、ドローンや空飛ぶタクシーに加えて より大型飛行機の電動化を可能とするような小型・軽量電力変換器つまり高電力密度電力変換器など の実現に挑戦するステージに入っているといえる。

特に電力変換器の小型軽量化が燃費性能や排出ガス規制対応に影響する移動体の電動化においては、 次世代パワーデバイスによる電力変換器の小型軽量化に期待が寄せられている。わが国では、ハイブ リッド自動車や電気自動車の開発などで、電力変換器やモータの小型軽量化を進めてきている。これ までの高電力密度化は主にバッテリー電圧の高電圧化や昇圧回路による高電圧化によって達成されて きている。次世代パワーデバイスによるさらなる高電力密度化が検討されている。米国の政府機関 DOE

(DEPARTMENT OF ENERGY) が掲げるロードマップによると、自動車用電力変換器の 2020 年での 電力密度の達成目標は 13.4 kW/L, 14.1 kW/kg と設定されている<sup>(28-30)</sup>。同様に自動車の主機用モータ には 2020 年までに 5.7 kW/L, 1.6 kW/kg の目標が設定されている。これに対して、日産自動車から 2012 年に商品化された電気自動車であるリーフに搭載されているモータ駆動用インバータは 5.7 kW/L, 4.9 kW/kg, 主機用モータは 4.2 kW/L, 1.4 kW/kg を達成している<sup>(31)</sup>。DOE2020 年目標に対して、主機用 モータは 70~80 %程度,モータ駆動用インバータは 30~40 %程度まで高電力密度化が実現されてきて いるが、今後も更なる技術開発が求められる状況といえる。さらに、MEA (More Electric Aircraft) や AEA (All Electric Aircraft) などの次世代航空機は、小型・軽量の高電力密度電力変換器を強く必要と している<sup>(32-35)</sup>。航空機による輸送量と CO2 排出量は年率 5%程度で増加を続けており、今後も同程度 の割合で増加していくと見込まれている<sup>(36)</sup>。新興国の成長や LCC (Low-Cost Carrier)の事業拡大・ 普及によって移動手段としての航空機利用が拡大していることが背景にある<sup>(37)</sup>。IATA (International Air Transport Association)の技術ロードマップによると、このような継続的に成長傾向にある航空機関 連市場に対して,航空機による CO2 排出量を 2020 年の値を上限として増加を抑え,かつ 2050 年の CO2 排出量を 2005 年比 50 % 削減することを目標として掲げている<sup>(36)</sup>。 航空機による CO2 排出削減目標を 達成するため,国際民間航空機関 ICAO (International Civil Aviation Organization)は 2050 年まで燃料効 率を年率2%で改善するグローバル目標を2010年の第37回総会で決議した<sup>(38)</sup>。こうした CO2 排出削 減要求や燃費削減要求に応えるために航空機の電動化が進められてきている<sup>(39)</sup>。最新の旅客機のひと つであるボーイング 787 機においては電力需要が1 MVA を超え,過去 20 年程度で3 倍以上の値とな ってきている<sup>(34)</sup>。航空機の電動化による CO2 排出量削減, 燃費改善においては, 電力変換器やモー タなどの電動化機器の軽量化,高電力密度化が強く求められている。航空機重量を1kg 軽くできると, 全世界で1年あたり約1,700 ton の燃料,約5,400 ton のCO2 削減効果があると試算されている<sup>(40)</sup>。航 空機においては前述の車載用モータの5倍程度の高電力密度化が求められている<sup>(41-46)</sup>。モータ駆動用 のインバータは SiC パワーデバイスの適用が前提とされていて、ドイツ Siemens 社により 115 kVA/kg の高電力密度インバータが開発されている<sup>(45)</sup>。小型の電動飛行機においては、その商品化・事業化が 目前まできており, 米国 Terrafugia 社の電動垂直離着陸機 (VTOL: Vertical Take-Off and Landing Aircraft) は 2019 年の商品化,米国 Uber 社による空飛ぶタクシー事業は 2023 年の開業を目標に開発が進められ ている<sup>(41,46)</sup>。日本でも航空機電動化の動きが活発化してきており,経済産業省と国土交通省は 2018 年8月に空の移動革命に向けた官民協議会を立ち上げ,同年12月に空飛ぶクルマ実現のロードマップ も策定された<sup>(46)</sup>。宇宙航空研究開発機構(JAXA)も2018年7月に航空機電動化コンソーシアムを立 ち上げ、日本における航空機電動化技術を促している(46-47)。このような高電力密度化に対する要求と 期待,関連する研究開発は,SiCや GaN などの次世代パワーデバイス技術開発の進展に伴い加速して いるといえる。

### 1.1.3 次世代電力変換器のつくる未来

日本は高度成長期以降,2度の石油危機,東日本大震災・東京電力福島第一原子力発電所事故などの エネルギー危機を経て,エネルギー利用効率の改善を進めてきた<sup>(14)</sup>。1973年度と2016年度を比較す ると,経済成長を示す実質 GDP は約2.5倍になっているが,最終消費エネルギーは1.2倍に抑え,か つエネルギー変換効率などを高めることで省エネ化に取り組み,1次エネルギーは1.2倍に抑え,か つエネルギー変換効率などを高めることで省エネ化に取り組み,1次エネルギー供給/実質 GDP は1973 年度では74 PJ/兆円であったののに対して2016年度はほぼ半分の38 PJ/兆円となっている。日本国内 でのエネルギー利用効率を見てみると,2016年度は1次エネルギーの国内供給を100とすると最終消 費エネルギーは67程度であり,供給エネルギーの約33%がエネルギーの変換や輸送の中でロスとして 消失してしまっている。しかし,世界各国と比較をしてみると,2015年度の日本の1次エネルギー/ 実質 GDP を1とすると,イギリス0.9,米国1.8,中国4.6,インド5.2,世界平均は2.5となっており, 日本のエネルギー利用効率は世界トップクラスであることがわかる<sup>(14)</sup>。こうした背景の中で,エネル ギー利用効率を向上するために,エネルギー利用の際に輸送・変換効率の良い電力に変換する割合が 増えてきている。1970年度に12.7%だった電力化率(=電力消費÷最終エネルギー消費×100)が2016 年度には25.7%に達しており,約50年の間に2倍を超える増加を見せている。世界全体で見ても1980 年の10.9%から2015年の18.5%と約7.6ポイント上昇しており,世界規模で電力化が進んでいること がわかる<sup>(14)</sup>。エネルギー利用効率の向上が求められ、世界規模で電力化が進む傾向と電力化による高 効率エネルギー利用推進の要求されている背景から、電力変換器の重要性が増してきているといえる。

パリ協定に基づく地球規模の目標を満たし、持続可能な社会の実現、人々の豊かな生活と発展を継続していくためには、電力変換器の適用拡大・普及によりエネルギー利用効率をさらに上げていくことが課題といえる。さらには、すでに世界トップレベルの省エネ技術を持つ日本には、世界中にこの優れた省エネ技術を展開・普及していくことが期待され、その責任があるといえる。

### 1.2 研究目的

本研究の最終目的は、電力変換器の普及を加速させることにより、世界を取り巻くエネルギー問題、 環境問題を低減、解決し、持続可能な世界の実現と人類の発展に貢献することにある。この最終目的 を達成するためには、インバータなどの電力変換器がいたるところに適用され、人間の豊かな生活を 生み出すために消費されるエネルギーと CO2 排出量の削減が必要となる。そのためには、未だ電力変 換器が適用されていない新たな装置・機器への電力変換器適用の障壁を低くするため、電力変換器が 小型・軽量であることが求められる。言い換えれば、電力変換機器の高電力密度化は多くの装置・機 器の電動化を促進し、持続可能な世界の実現へと繋がると考えられる。

本論文では、電力変換器の高電力密度化のための課題を明確にし、電力変換器の損失低減、冷却性 能向上のための検討を行う。損失低減のために、次世代半導体デバイスである SiC-MOSFET を適用し、 スイッチング損失を低減するゲート駆動技術の検討を行う。さらに、導通損失低減のために、従来 SiC-MOSFET に逆並列接続されていた SiC-SBD の削除可否について検討する。また、冷却性能向上の ためにパワーモジュールの高熱伝導化に取り組む。上述の検討を元に高電力密度 SiC インバータを試 作して実験により検討の妥当性を検証していく。

本論文では、電力変換器の高電力密度化を研究目的とする。具体的な検討項目を以下に示す。

- 電力変換器高電力密度化のための課題を明確にする。
- 次世代パワーデバイスとして期待される SiC-MOSFET のスイッチング特性を解析し、スイッチン グのトレードオフを緩和し、低損失かつ低ノイズを実現するゲート駆動回路を開発し、その設計指 針を明確にする。
- 次世代パワーデバイスである SiC-MOSFET を適用した電力変換器の導通損失を低減する技術開発 とその設計指針の明確化をする。
- 電力変換器の冷却性能向上のため、新構造パワーモジュールの開発をする。
- 以上の検討結果を適用した SiC インバータを試作し、本検討にて提案する技術の妥当性を検証する。

### **1.3**本論文の構成

以下に本論文の構成を示す。

### 第1章 序論

本論文の研究背景,課題,目的および本論文の構成を示す。

#### 第2章 電力変換器の高電力密度化における課題

電力変換器の高電力密度化のための課題を整理して明確にする。さらに、電力変換器の高電力密度 化における次世代パワーデバイスの技術動向や適用事例を整理する。続いて、電力変換器のスイッチ ング損失を低減するために必要な課題を明確にして、具体的なアプローチを提案する。また、電力変 換器の導通損失を低減するために、SiC-MOSFET に逆並列接続される SiC-SBD を削除する構造を提案 し、その実現に必要な検証項目を整理して明確にする。また、電力変換器の冷却性能向上のための検 討条件と方針を決定する。

#### 第3章 電力変換器スイッチング損失低減の検討

電力変換器の高電力密度化を可能とする SiC-MOSFET ゲート駆動回路の提案し、その効果を検証す る。高電力密度化の障壁となるスイッチング特性におけるトレードオフについて整理して説明する。 SiC-MOSFET のスイッチング特性の分析を行い、スイッチング損失低減のためにゲート駆動回路に求 められる特性を明確にする。スイッチングにおけるトレードオフを緩和するゲート駆動回路を提案し、 設計指針を明確にする。さらに、提案したゲート駆動回路の試作評価結果を示し、高電力密度化への 寄与度を定量的に評価する。

#### 第4章 電力変換器導通損失低減の検討

SiC-MOSFET に逆並列接続される SiC-SBD を削除することによる各種特性への影響,導通損失低減の効果を検証する。続いて,逆並列 SBD レス構造の SiC インバータが逆並列 SBD を持つ従来の SiC インバータより損失の点で優位性を持つ条件を明らかにするために,評価指標,設計指針を提案する。 逆並列 SiC-SBD の有無による電力変換器特性の比較評価を実施する。さらに,逆並列 SBD レス構造による導通損失低減効果を示し,高電力密度化への寄与度を定量的に評価する。

#### 第5章 電力変換器の冷却性能改善の検討

電力変換器の高電力密度化のため,SiCパワーモジュールの冷却性能を向上する新構造を提案する。 本検討においては,冷媒配管,冷媒ポンプなど外部システムを不要とする強制空冷タイプを想定して, 解析,試作評価による特性評価を実施し,高電力密度化への寄与度を定量的に評価検証する。

#### 第6章 インバータの高電力密度化の検討

本研究において、提案するゲート駆動回路、逆並列 SBD レス構造とパワーモジュール冷却構造を適

用した SiC インバータを試作評価する。その結果から,提案手法の効果を検証する。試作インバータ の体積,重量,連続動作可能な最大出力を計測して,電力密度を評価する。

### 第7章 結論

本論文の成果をまとめ、今後の課題について述べる。

### 第2章

# 電力変換器の高電力密度化における課題

本章では、電力変換器の高電力密度化のための課題を整理して明確にする。さらに、電力変換器の スイッチング損失を低減するために必要な課題を示し、その対策を検討する。つづいて、電力変換器 の導通損失を低減するために、SiC-MOSFETの導通損失を低減するための課題を示し、その対策を検 討する。また、電力変換器の冷却性能向上のための検討条件と方針を決定する。

### 2.1 技術背景·動向

本節では,電力変換器の高電力密度化に関する技術背景,技術動向を整理して,次節以降の高電力 密度化のための課題の明確化に繋げる。

### 2.1.1 パワーデバイスの技術動向

高電力密度化に対する要求と期待,関連する研究開発は,SiC や GaN などの次世代パワーデバイス 関連技術開発の進展に伴い加速している。次世代パワーデバイスの,高耐電圧特性,低損失特性,高 速・低損失スイッチング特性による高周波化への親和性,高耐熱特性などが電力変換器の高電力密度 化に有利だと考えられている。SiC は破壊電界強度の高さから,Si に比べてパワーデバイスの耐圧保持 層を薄く作ることができ,,導通抵抗を大幅に低減できる<sup>(48)</sup>。これにより,Si では不可能だった高耐 電圧特性を持つ MOSFET やショットキーバリアダイオード (SBD) などのユニポーラデバイスを実現 することが可能となる。GaN を用いたパワーデバイスでも,HEMT 構造を取ることで高いキャリア移 動度の2次元電子ガス層により,導通抵抗を非常に小さくできる<sup>(49-51)</sup>。低導通抵抗により,パワーモ ジュール,電力変換器の高電力密度化が可能となる。

これらの次世代パワーデバイスはスイッチング損失も大幅に小さくすることが可能である。 SiC-MOSFET はユニポーラデバイスであるので, Si-IGBT などのバイポーラデバイスと比較して同耐圧

素子でのスイッチング損失を低減可能とする。また、GaN-HEMT は半導体チップ面方向に電流を流す 横型デバイスであるため, Si-MOSFET などの縦型パワーデバイスと比較して寄生成分が大幅に小さく なり、スイッチング損失を小さくすることができる。これら次世代パワーデバイスの高速・低損失特 性を活かし, Si パワーデバイスでは実現できなかった高周波領域へ, スイッチング周波数を高周波化 してフィルタなどの受動素子の小型軽量化を実現することに期待が寄せられている。しかし、高周波 化によってパワーデバイスのスイッチング損失は増加することになるので、パワーデバイスにおける 発熱密度の増加が問題となってくる<sup>(52-54)</sup>。文献(52)では、SiC パワーデバイスを適用し、スイッチ ングの高周波化による電力変換器の高電力密度化について検討されているが、パワーデバイス素子の 単位面積あたりの発熱が1000 W/cm<sup>2</sup>にもなることから、冷却性能の向上が必要であると提言されてい る<sup>(52)</sup>。文献(53)では, GaN デバイスによる損失低減効果が報告されている。しかし,やはりパワー デバイス素子単位面積あたりの発熱が 1000 W/cm<sup>2</sup>を超えるため,冷却性能向上の必要性を示している <sup>(53)</sup>。文献(55)では,高熱伝導素材に微小な孔を作り水冷ヒートシンクとすることで,600 W/cm<sup>2</sup>の 冷却性能が可能であるとの検討結果が報告されている<sup>(55)</sup>が、それでも1000 W/cm<sup>2</sup>という高冷却性能 は満たせない。このように、パワーデバイスの高周波スイッチングには受動素子の小型軽量化の期待 が寄せられているが、冷却システムの実現性から高周波化の限界点が存在することがわかる。パワー デバイスのスイッチングの高周波化による電力変換器の高電力化へのアプローチには、受動素子の小 型・軽量化と冷却システムの小型・軽量化の間で最適化を図ることが重要となる。また、ワイドバン ドギャップ次世代パワーデバイスはSi パワーデバイスよりも耐熱性が高いことから、より高温での動 作の実現にも期待されているが、周辺材料や接合材料・製造プロセスの開発も必要なため、200 ℃以 上で動作するデバイスの商品化には至っていない。

2010年代に入ってから、次世代パワーデバイスを適用した電力変換器の実用化事例も増えてきてい る。特に日本国内における鉄道車両への適用が次世代パワーデバイスの実用化をけん引している。2012 年2月から東京メトロ銀座線の車両に SiC-SBD を適用した三菱電機製インバータが適用され, 38.6 % の省エネ効果が実証された<sup>(56)</sup>。さらに、2013 年 12 月に三菱電機から SiC-MOSFET と SiC-SBD を適 用した鉄道向けフル SiC インバータの製品化が発表され、従来の Si-IGBT によるインバータと比較し て重量・体積ともに約 65 %の削減が実現されたと報告されている<sup>(57)</sup>。このフル SiC インバータは, 2015年に小田急電鉄の車両に適用され、実証試験の結果従来の Si-GTO によるインバータと比較して 40%の省エネ効果が実証された<sup>(58)</sup>。2015年には JR 山手線の新車両にも SiC パワーデバイスが適用さ れ,インバータを約20%小型化し,約16%の省エネ効果を達成した<sup>(59)</sup>。また,東芝からもSiCパワ ーデバイスを適用した鉄道車両用向けインバータの開発により、従来インバータに比較して体積を約 60 % 低減したと報告されている<sup>(60, 61)</sup>。さらに, 2020 年には東海道新幹線の新車両にも適用する計画 で関係各社による開発が進められている<sup>(61-63)</sup>。また,次世代自動車への SiC パワーデバイスの適用も 検討が進められている。トヨタ自動車は SiC パワーデバイスをモータ駆動制御用パワーコントロール ユニット (PCU) に適用することで, PCU の体積を 1/5 に, ハイブリッドカーの燃費を 10 % 改善す ることを目指している<sup>(64)</sup>。また,2018年には米国の電気自動車 (EV)メーカーである Tesla 社から SiC パワーデバイスを適用した EV が商品化されている。安川電機は 2014 年に GaN パワーデバイスを 適用した太陽光発電用パワーコンディショナの商品化を達成して,世界で初めて販売を開始している

<sup>(65)</sup>。4.5 kW の住宅用パワーコンディショナで,従来比で設置面積を約 1/2 に削減したと報告されている<sup>(65)</sup>。

### 2.1.2 高電力密度化の技術動向

前節までに述べてきたように、高電力密度電力変換器がパワーエレクトロニクス技術の新規適用あるいは適用範囲の拡大を狙う分野で大きな関心を集め、その開発に期待が寄せられている。例えば、 MEA や AEA などの次世代航空機は、小型・軽量の高電力密度電力変換器を強く必要としている<sup>(32-47,66,67)</sup>。このような高電力密度化に対する要求と期待、関連する研究開発は、SiC や GaN などの次世代パワーデバイス技術開発の進展に伴い加速しているといえる。航空機用のモータ駆動インバータは SiC パワーデバイスの適用を前提に多くの開発が進められている<sup>(41,42,44,45)</sup>。

ここで、航空機適用を目的とした高電力密度電力変換器の開発事例を整理してみる。文献(32)では、SiC 接合型電界効果トランジスタ(JFET)および SBD を使用した 3.03 kW/L および 3.59 kW/kg(制 御基板、ケースを除く)の三相 AC-DC-AC 10 kW コンバータが開発されている<sup>(32)</sup>。また、文献(33) には、4 kW/kgの DC/AC コンバータが開発されているが、航空機適用のためのフィルタや冷却システ ムを考慮すると、電力密度が 2 kW/kg にまで低下する可能性があると報告されている<sup>(33)</sup>。文献(66) では、100 kHz での高周波スイッチングを可能とするゲート駆動回路を適用した水冷三相 SiC-50 kW イ ンバータの開発について報告されており、フィルタを除いて最大 26 kW/kg という電力密度を達成して いる<sup>(66)</sup>。文献(67)では、高電力密度を目的に設計の最適化を図り、冷却器重量とフィルタ重量を最 小化することを検討した結果、フィルタを含む水冷三相インバータで 6.49 kW/kg が達成されている<sup>(67)</sup>。

電力変換器の電力密度は 2015 年頃に約 30 kW/L に達すると予測されていた<sup>(68-70)</sup>。高電力密度変換 器に関連する技術は文献(71)で詳細に研究されており、様々な電力変換器に対する出力密度限界が 26~44 kW/L 程度にあると試算されている<sup>(71)</sup>。ノイズフィルタなどに使用されるインダクタやコンデ ンサなどの受動部品の小型軽量化のために、より高いスイッチング周波数を適用することが盛んに検 討されている。文献(72)では、400 kHz のスイッチング周波数で、8.5 kW/L の強制空冷 10 kW コン バータおよび 10 kW/L の水冷コンバータが開発されている。さらに、最大 2.5 MHz までスイッチング 周波数の高周波化を図ることによって 18.5 kW/L の水冷コンバータが実現されている<sup>(72)</sup>。しかしなが ら、より高いスイッチング周波数を適用することは、スイッチング損失を増大させ冷却器の大型に繋 がる、あるいはインダクタなどに新たな磁性材料が必要となる可能性を生じる。このような背景から、 航空機用途に適した LCL フィルタ設計の検討<sup>(73-74)</sup>、磁性部品の冷却方式の検討<sup>(75)</sup>など盛んに研究さ れている。また、文献(76)では直流バスコンデンサを小型・軽量化するためにアクティブリプルエ ネルギーバッファの研究もされている<sup>(76)</sup>。

高電力密度化のために、シリコンデバイスよりも高い動作温度(例えば200℃)で SiC パワーデバイ スを動作させることも検討されている<sup>(77-80)</sup>。文献(77)では、200℃の耐熱性を持つ SiC-JFET のパワ ーモジュールを適用して、1.37 kW/L および1.41 kW/kgの液冷5 kW 三相インバータがで開発された<sup>(77)</sup>。 日本国内でも新エネルギー産業技術総合開発機構(NEDO)と次世代パワーエレクトロニクス研究開発 機構(FUPET)によって、200 ℃を超える温度での動作を可能とする SiC パワーモジュールと高電力 密度インバータの開発が行われてきた<sup>(78-80)</sup>。文献(78)によると,200 ℃以上の耐熱性を持つ SiC モ ジュールを適用して,EMI(電磁干渉)フィルタ無しの条件で,40 kW/L の空冷三相インバータが FUPET により開発されている<sup>(78)</sup>。さらに,開発を進めて 70 kW/L まで電力密度を高めることが可能であると 報告されている<sup>(79,80)</sup>。また,新しい取り組みとしてアディティブマニュファクチャリング技術(3D プリンタ技術)を活用した,金属印刷により製造した冷却器一体型パワーモジュールなども開発され ている<sup>(81)</sup>。

2014年に、米国 Google 社と IEEE は Little Box Challenge (LBC) と題して全世界でインバータの高 電力密度化を競う国際コンペティションを開催した。参加者は EMI フィルタを備えた世界最小の2kW 単相空冷インバータを題材にして高電力密度化のための技術開発に挑戦した。この LBC で開発された インバータの概念と技術は、世界の研究者によって調査・議論がされており、文献(82-84)などに整 理されまとめられている。上位チームの達成した電力密度の値を見てみると、3.41 kW/L~13.18 kW/L の範囲の電力密度が達成されている<sup>(80)</sup>。参加者は、次世代パワーデバイスである GaN デバイスや SiC デバイスを適用し, アクティブパワーデカップリング(APD)と Si デバイスよりも高いスイッチング 周波数を採用することによって、高いパワー密度を達成している。LBC 参加者の間で多く適用されて いる APD 法は文献(85) で詳しく比較されており,電力密度の向上における APD の重要性が強調さ れている。文献(86)では、高電力密度化を目的とした設計最適化のために、GaN デバイス適用イン バータの冷却システムと出力フィルタの体積に関するトレードオフの検討が行われている。文献(87) では、120 kHz でスイッチングする7レベルのマルチレベル GaN インバータと APD を備えた 13.18 kW/L の空冷インバータが開発されている。また、文献(88)では、100 kHz スイッチングの GaN デバイス と APD を使用して, 6.22 kW/L の空冷インバータが開発されている。さらに, 文献(89)では, 45 kHz でスイッチングする SiC インバータと APD を用いて, 6.1 kW/L の空冷インバータが開発されている。 上述のように、最新の高電力密度インバータに関する研究によると、文献(78)で40kW/L、文献(87) で 13.18 kW/L, 文献(66) で 26 kW/kg など, 文献(68-70) で予測されていた電力密度を超える高電 力密度電力変換器の達成が現実になってきている。

### 2.2 高電力密度化への課題とアプローチ

本節では、電力変換器の高電力密度化のための課題を整理し、本検討で取り組むアプローチを明確 にする。前節で整理した高電力密度電力変換器に関する最新の研究報告によると以下のようなアプロ ーチが多く取られており、その有効性を見て取ることができる。以下に、そのアプローチとそのため の課題・対策を挙げる。

- (a)損失低減のためにSiCおよびGaNなどの次世代パワーデバイスを適用する。
  →デバイス開発に加え、その実装技術や駆動技術など関連技術の検討
- (b)磁気部品の小型軽量化のためにより高いスイッチング周波数を適用する。
  →高周波駆動技術,パワーデバイス冷却技術,あるいは高周波対応の磁性材料の検討
- (c)より高い動作温度を適用する。
  →耐高温材料,実装方法の検討

- (d) コンデンサの小型軽量化のためにアクティブパワーデカップリング(APD)を適用する。 →APD 回路,制御技術の検討
- (e) 冷却システムの小型軽量化のために冷却性能を向上させる。

→冷却方式・構造,材料の検討

(f)各構成部品・コンポーネントの体積・重量の間のトレードオフを考慮し設計最適化を行う。
 →各要素や相互干渉のモデル化や最適化設計手法の検討

上記の高電力密度化のアプローチを整理しなおすと、高電力密度化の検討は3つのステージに分け られると考えられる。前節での技術動向を整理すると、まず第1段階として電力変換器内のパワーデ バイス冷却システムの小型化、第2段階として冷却システムに加えてフィルタなどの受動素子を含む 電力密度の最大化がある。さらには、第3段階として電力変換器の負荷となるモータなどを含めたシ ステム最適化、システム全体での電力密度最大化の検討のレベルがあると考えられる。文献(90,91) には、モータ駆動用のSiCインバータのスイッチング周波数を高周波化することで、モータの高周波 損失を低減することができると報告されている<sup>(90,91)</sup>。文献(92-94)には、マルチレベルインバータ によるモータ駆動電流ひずみ率低減効果によりモータ損失の低減が可能であることが報告されている <sup>(92-94)</sup>。このように、電力変換器の技術により負荷となるモータを含むシステムの損失最小化、さらに は電力密度最大化の検討が進んでいくこととなる。

上述のように、電力変換器の高電力密度化のステージを次の3つに整理し、本検討においては第1 段階である冷却システムの小型化に取り組むこととする。その上で、今後の課題として対象アプリケ ーションを定義することで EMC に対するクライテリアが明確になるので、フィルタと冷却システムの 最適化を目指す。さらに、モータ含むシステム最適化を目指すこととする。

以下に電力変換器の高電力密度化の検討対象の区分を示す。

- ① 低損失パワーデバイスの適用や低損失駆動回路の検討,あるいは動作温度の高温化,冷却性能の向上などによる,冷却システムの小型化軽量化による電力変換器の高電力密度化
- ② スイッチングの高周波化や APD による受動部品の小型軽量化,さらにはフィルタとパワー回路・冷却システムの最適化を図るフィルタ含む電力変換器の高電力密度化
- ③ モータ含むトータルシステムでの最適化を図り、電力変換器を含むアプリケーション全体での高 電力密度化

電力変換器の単位体積当たりの出力密度は式(1)のように表すことができる。電力変換器の出力電力を、電力変換器を構成する各要素の体積の和で除したものである。Vol<sub>pw</sub>は電力変換器の主回路部の体積である。電力変換器の電流容量や定格電圧によって、必要な流路断面積や絶縁距離が確保され、大きさが決められることとなる。Vol<sub>cs</sub>は電力変換器の冷却システムの体積である。電力変換器の損失、環境温度、冷却条件、半導体素子の許容温度上昇幅によって大きさが決められる。Vol<sub>ctl</sub>は電力変換器の制御システムの体積である。制御用のマイコンやセンサ、制御回路基板などの要素を含む。制御システムの体積は電力変換器容量に影響を受けにくいので、出力電力が大きな電力変換器ではその割合は小さく、出力電力が小さな電力変換器ではその割合が大きくなる傾向があると言える。Vol<sub>struct</sub>は電

力変換器のケースなどの構造部材,ネジや固定部材などの支持部材の体積である。強度を求められる 部材は単位体積あたり重量当たりの強度を向上することで,この体積・重量を低減することが可能で ある。例えば,鉄に代わる CFRP などの新素材の適用によって改善することが可能である。Vol<sub>filt</sub> は電 力変換器内部のフィルタの体積である。スイッチング周波数の高周波化によるフィルタの小型化も検 討されているが,冷却システムの体積とフィルタの体積はトレードオフとなる要素を持っているので, その最適化が必要となる。Volete.は前述した要素以外の要素の体積を表す。例えば,電力変換器の中で デッドスペースとなっている空間もこの中に含まれる。また,式(1)の分母を構成する要素は,各要 素の機能で部材・空間を共有することも考えられる。式(2)(3)で示すように電力変換器の電力密度 の逆数を取って整理すると,各要素の電力変換器出力電力に対する電力密度で表すことができる。結 果,電力変換器の出力密度は式(4)のように表すことができる。

さらに、電力変換器だけではなく例えばモータ駆動システム全体の電力密度を式(5)のように表し て考えることもできる。式(5)の分母を構成するフィルタ体積 Vol<sub>FILT</sub>、モータ体積 Vol<sub>mot</sub>には、式(1) で示した電力変換器と同様に要素ごとの主回路部、制御システム、冷却システムを含んでいると考え るべきである。また前述のとおり、モータ駆動システムの電力変換器冷却システムとモータ冷却シス テム、フィルタの間にはトレードオフの関係があり、システム全体での最適化を図ることで電力密度 の最大化を実現することが可能となる。

式(1)から(5)においては、単位体積当たりの電力密度について各要素の体積をもとに考えたが、 各要素の体積を各要素の重量に置き換えることで単位重量当たりの電力密度を表すことができる。

ここで、電力変換器の高電力密度化のため冷却システムの小型・軽量化を実現する上で解決すべき 課題を明確にするために、電力変換器の電力密度と電力変換器特性、冷却システム特性の関係につい て考察する。電力変換器の電力密度と冷却システムの出力電力に対する密度の関係は式(6)(7)のよ うに示すことができる。式(6)は単位体積当たりの電力密度 [kW/L],式(7)は単位重量当たりの電 力密度 [kW/kg]を示す。ここでは、冷却システムの冷却性能を示す *CSPI* (Cooling System Perfromance Index)を用いて電力密度を表している。単位体積当たりの冷却システムの冷却性能を示す *CSPI*(V)、 単位重量当たりの冷却システムの冷却性能を示す *CSPI*(G)を、それぞれ式(8)(9)のように定義す る。式(6)(7)の右辺から、電力密度を向上させるためには3つのアプローチがあることがわかる。

1つ目は電力変換器の効率を向上させることであり、言い換えれば電力変換器の損失を低減するこ とである。電力変換器の損失を低減し効率を向上することは、半導体パワーデバイスの許容温度範囲 内でより大きな出力まで動作させることを可能とし、同じ体積・重量のまま出力電力を増加させ高電 力密度化を達成することに繋がる。あるいは、損失低減によって電力変換器の出力と半導体パワーデ バイスの温度上昇幅を保ったまま冷却システムの冷却容量低下が許容できるようになるので、冷却シ ステムの小型・軽量化が可能となる。つまり、出力電力を保ったまま電力変換器の小型・軽量化が可 能となり、高電力密度化が達成される。本検討においては、電力変換器の低損失化を実現することで 高電力密度化を達成することを狙う。

2つ目は冷却システムの CSPI を向上させることである。この時,例えば強制空冷ヒートシンクを水 冷ヒートシンクにすることでヒートシンク自体の単位体積・重量当たりの冷却性のは改善されること となるが,水冷ヒートシンクを採用する場合は外部にポンプや配管などの付加装置が必要となり,冷 却システム全体としての CSPI は改善されないことも考えられる。CSPI は冷却のために必要な機器類 全てを考慮する必要がある。本検討においては、電力変換器の外部環境などの制約を受けにくく、検 討技術を適用する際に制限が生じにくいように、強制空冷による冷却システムを対象として検討を行 う。

3つ目は半導体パワーデバイスのジャンクション温度の許容上昇値を大きくすることである。つま り、パワーデバイスの最大許容温度を高くすること、あるいは環境温度や冷却媒体温度を低くするこ とを意味している。本検討においては、このジャンクション温度の許容温度上昇値を大きくするアプ ローチは検討対象外とする。より高温での動作を実現するためには、半導体パワーデバイス周辺部材 の材料開発や接合技術などの電気・電子回路技術以外の技術開発に主たる課題があるといえるからで ある。また、より低温環境での使用や冷却媒体の適用も検討技術の適用範囲を限定してしまうことに なるので、本検討の対象外とする。

その上で具体的なアプローチを図 2.1 に示す。まず,損失低減のために次世代パワーデバイスである SiC-MOSFET を適用して導通損失とスイッチング損失の低減を図る。さらに,スイッチング損失を低 減するためにゲート駆動回路技術の開発をする。また,導通損失低減のために SiC-MOSFET に逆並列 接続されている SiC-SBD の削除をして SiC-MOSFET の利用可能面積を増やす検討を行う。言い換える と,チップ面積当たりの導通損失の低減を狙う。この時,損失低減と同時にノイズが増大してしまう ようだと,せっかく低損失化により電力密度を向上してもノイズフィルタの大型化を招いて電力密度 の低下要因となってしまうので,ノイズ増大を回避することも重要となる。さらに,冷却システムの *CSPI*を向上するためにパワーモジュールの新冷却構造の検討を行う。次節以降,本研究での具体的な 実施項目,取り組む課題について議論する。



 $\rho_{pw(V)} \times \rho_{cs(V)} \times \rho_{ctrl(V)} \times \rho_{struct(V)} \times \rho_{filt(V)} \times \rho_{etc.(V)}$ 

 $\rho_{\text{conv}(V)} \propto \frac{\rho_{\text{pw}(V)} \times \rho_{\text{cs}(V)} \times \rho_{\text{struct}(V)} \times \rho_{\text{filt}(V)} + \rho_{\text{pw}(V)} \times \rho_{\text{cs}(V)} \times \rho_{\text{ctrl}(V)} \times \rho_{\text{struct}(V)} \times \rho_{\text{filt}(V)} + \rho_{\text{pw}(V)} \times \rho_{\text{cs}(V)} \times \rho_{\text{struct}(V)} \times \rho_{\text{etc.}(V)} + \rho_{\text{pw}(V)} \times \rho_{\text{cs}(V)} \times \rho_{\text{struct}(V)} \times \rho_{\text{filt}(V)} \times \rho_{\text{etc.}(V)} + \rho_{\text{pw}(V)} \times \rho_{\text{cs}(V)} \times \rho_{\text{struct}(V)} \times \rho_{\text{filt}(V)} \times \rho_{\text{etc.}(V)} + \rho_{\text{cs}(V)} \times \rho_{\text{struct}(V)} \times \rho_{\text{filt}(V)} \times \rho_{\text{etc.}(V)} + \rho_{\text{cs}(V)} \times \rho_{\text{struct}(V)} \times \rho_{\text{filt}(V)} \times \rho_{\text{etc.}(V)}$  (4)

ρconv(ℓ):単位体積当たりの電力変換器電力密度 [kW/L]Pout:電力変換器の出力電力 [kW]Vol<sub>pw</sub>:電力変換器主回路部の体積 [L]Vol<sub>cs</sub>:冷却システムの体積 [L]Vol<sub>cs</sub>:治却システムの体積 [L]Vol<sub>struct</sub>:支持・構造部材の体積 [L]Vol<sub>tit</sub>:電力変換器内部フィルタの体積 [L]Vol<sub>etc.</sub>:上記定義以外のその他要素の体積 [L]Pow(ℓ):単位体積当たりの電力変換器主回路部の電力密度 [kW/L]ρ<sub>cs(ℓ)</sub>:単位体積当たりの制御システムの電力密度 [kW/L]P<sub>ctrl(ℓ)</sub>:単位体積当たりの電力変換器内部フィルタの電力密度 [kW/L]P<sub>filt(ℓ)</sub>:単位体積当たりの電力変換器内部フィルタの電力密度 [kW/L]P<sub>filt(ℓ)</sub>:単位体積当たりの電力変換器内部フィルタの電力密度 [kW/L]

$$\rho_{\rm sys(V)} \propto \frac{P_{out}}{Vol_{\rm conv} + Vol_{\rm FILT} + Vol_{\rm mot} + Vol_{\rm ETC.}}$$
(5)

ρ<sub>sys(V)</sub>:モータ駆動システム全体の電力密度 [kW/L]
 Vol<sub>conv</sub>:要求機能を満たすために必要な要素の体積 [L]
 Vol<sub>FILT</sub>:電力変換器外部のフィルタの体積 [L]
 Vol<sub>mot</sub>:モータの体積 [L]
 Vol<sub>ETC</sub>:上記定義以外の電力変換器外部のその他要素の体積 [L]

 $\rho_{\operatorname{conv}(V)} < \rho_{\operatorname{cs}(V)} = \frac{P_{\operatorname{out}}}{Vol_{\operatorname{cs}}} = \frac{\eta}{100 - \eta} \times CSPI(V) \times \Delta T_{\operatorname{jmax}}$ (6)

$$\rho_{\operatorname{conv}(G)} < \rho_{\operatorname{cs}(G)} = \frac{P_{\operatorname{out}}}{G_{\operatorname{cs}}} = \frac{\eta}{100 - \eta} \times CSPI(G) \times \Delta T_{\operatorname{jmax}}$$
(7)

$$CSPI(V) = \frac{1}{R_{\rm th_cs} \times Vol_{cs}}$$
(8)

$$CSPI(G) = \frac{1}{R_{\rm th\_cs} \times G_{\rm cs}}$$
(9)

η:電力変換器の変換効率[%]

CSPI(V):単位体積当たりの冷却能力[kW/K\*L]

 $\Delta T_{jmax}$ :半導体パワーデバイスジャンクション温度の最大許容温度上昇値  $\rho_{conv(G)}$ :単位重量当たりの電力変換器電力密度 [kW/kg]  $\rho_{cs(G)}$ :単位重量当たりの冷却システム器電力密度 [kW/kg]

, (()) G<sub>cs</sub>:冷却器の重量[kg]

CSPI(G): 単位重量当たりの冷却能力 [kW/K\*kg]

R<sub>th cs</sub>: 冷却システムの熱抵抗[K/kW]



図 2.1 電力変換器の高電力化のための課題・対策

### 2.3 本研究における電力変換器の検討仕様

本節では、本研究において検討する電力変換器の仕様について述べる。前節までに電力変換器の高 電力密度化の技術動向について整理したが、電力変換器の電力密度の値はその仕様によって大きく影 響を受ける。例えば、100kW以上の比較的容量の大きな電力変換器は電源電圧を高くすることで電力 密度を高くし易い傾向がある。一方、Google LBCなどのように2kW程度の小容量電力変換器の場合は、 電力変換部や冷却システム以外のケースやネジなどの支持部材やコネクタや端子台などの配線部材の 体積・重量が支配的となり、電力密度の向上が難しくなる。したがって、電力変換器の高電力密度化 の技術検証をする際には、電力変換器の仕様を定義した方が議論や評価をしやすい。

表 2.1 に本検討で検証用に試作する電力変換器の仕様概略を示す。回路方式は2レベル電圧形インバータとして、定格最大電圧を 600 V、定格最大電流を 100 A に定義する。変換機容量は 10 kVA から 50 kVA とし、冷却方式は強制空冷とする。また、検討技術の適用先に限定はないが、インバータが広く活用される用途であるモータ駆動用インバータとして検証をする。

表 2.2 には次章以降に損失低減技術の検証において使用する SiC-MOSFET パワーモジュールの仕様 概略を示す。ROHM 社製 1200 V 耐圧 120 A 級パワーモジュールのデータシートから主要仕様を抜き出 して示した<sup>(95,96)</sup>。

表 2.1 電刀変換器仕材
---------------

No.	項目	仕様
1	回路方式	2レベル電圧形三相インバータ
2	定格電圧	~600V
3	定格電流	~100A
4	定格出力	10kVA~50kVA
5	冷却方式	強制空冷
6	用途	モータ駆動

表 2.2 SiC パワーモジュール仕様概略

No.	項目	仕様	備考
1	最大定格電圧	1200 V	
2	最大定格電流	134 A	$T_c = 60 °C$
3	入力容量	14 nF	$V_{ds}$ = 10 V, $V_{gs}$ = 0 V, 1MHz
4	内部ゲート抵抗	1.8 Ω	25 °C
5	寄生インダクタンス	25 nH	

### 2.4 損失低減の検討

本節では、電力変換器の高電力密度化のための損失低減技術について検討する。

### 2.4.1 次世代パワーデバイスの適用

図 2.2 に MOSFET の断面模式図を示す。図 2.2 左は Si-MOSFET,右は SiC-MOSFET の断面模式図で ある。SiC などのワイドバンドギャップデバイスは、従来のシリコンデバイスと比較して高耐電圧特性 を有するため、シリコンでは不可能であった高耐電圧を持つユニポーラデバイスを実現することが可 能となる。MOSFET の耐電圧はドリフト層 (Drift layer) で確保するため、MOSFET の高耐電圧化をす るためにはドリフト層を厚くする必要がある。ドリフト層が厚くなるにしたがって、ドレイン (D)端 子ーソース (S)端子間の距離が長くなり導通抵抗が大きくなってしまうので、従来のシリコンデバイ スでは 200V を超える高耐電圧 MOSFET の実現は困難であった。スーパージャンクション構造を適用 することで 200V 以上 600V 程度まで耐圧を持つ MOSFET を実現していた。SiC デバイスはその高絶縁 破壊電圧特性から、シリコンデバイスと比較してドリフト層を薄く抑えることが可能となる。同じ耐 電圧を実現するドリフト層厚を 1/10 程度にすることができるので導通抵抗を抑えることができ、シリ コンデバイスでは不可能であった 1200V 以上の高耐電圧 MOSFET を実現することが可能となる。同様 に、ユニポーラデバイスであるショットキーバリアダイオード (SBD) の高耐電圧化も可能となり、 SiC-SBD は SiC-MOSFET に先行して開発・製品化が進んでいる。従来 1200V 以上の領域で使用されて きたバイポーラデバイスである IGBT やファストリカバリダイオードと比較して、ターンオフ時のテイ ル電流やターンオン時の同一レグのアーム対のダイオードのリカバリ電流が無くなり、スイッチング 損失を大幅に低減することが可能となり、電力変換器の低損失化、小型・軽量化、高電力密度化が期 待できる。



図 2.2 SiC による MOSFET の高耐電圧化

### 2.4.2 スイッチング損失の低減

前項で述べたとおり、SiC-MOSFET を適用することで、Si-IGBT に比べて大幅にスイッチング損失を 低減することが可能となる。同じスイッチング周波数であればパワーデバイスの冷却システムを小型 軽量化すること、あるいは出力電力の向上が可能となり、電力変換器の高電力密度化が達成される。 本研究では、さらなるスイッチング損失の低減を検討し、スイッチング損失の低減による電力密度向 上を追求する。このようなスイッチング損失低減の検討は、フィルタなどの受動素子の小型軽量化の ために期待されるスイッチングの高周波化の要求に応えることも可能とする。

図 2.3 にパワーデバイスのスイッチングにおけるトレードオフの関係を示す。半導体パワーデバイス のスイッチング特性においては、スイッチング損失・スピードとスイッチングノイズとの間にはトレ ードオフの関係があることが知られている。スイッチングノイズを抑えようとすると、スイッチング スピードを遅くする必要がありスイッチング損失は大きくなってしまう。逆にスイッチング損失を抑 えようとすると、スイッチングスピードを速くする必要があり、スイッチングノイズが増大してしま う。電力変換器の高電力密度化において、スイッチングのトレードオフは冷却器の小型化とノイズフ ィルタの小型化の間のトレードオフという形になって現れることになる。スイッチング損失を抑える ことでパワーデバイスの冷却器システムは小型化されるか、あるいは出力電力の向上が可能となるが、 スイッチングノイズ対策のためノイズフィルタは大型化する恐れがあり、高電力密度化の妨げとなっ てしまう。逆にスイッチングノイズを抑えればノイズフィルタは小型化・省略が可能となるが、スイ ッチング損失増加のため冷却システムの大型化、あるいは出力電力の低下に繋がり、やはり高電力密 度化を妨げてしまう。

電力変換器の高電力密度化を実現するためには、スイッチングのトレードオフを緩和し、低損失か つ低ノイズスイッチングを実現することが重要となる。本検討では、SiC-MOSFET のスイッチング動 作を分析し、スイッチングのトレードオフを緩和してノイズ増大を回避しながらスイッチング損失を 低減可能な駆動技術の検討を行う。それはつまり、ノイズフィルタの大型化を回避しながら、ヒート シンクを小型化、あるいは出力電力を向上することに繋がり、電力変換器の高電力密度化を達成する ことに繋がる。



図 2.3 スイッチングにおけるトレードオフ

### 2.4.3 導通損失の低減

電力変換器の高電力密度化のために、パワーデバイスでの導通損失を低減し、パワーデバイス冷却 システムの小型軽量化、あるいは出力電力の向上を実現する。これまで述べてきたとおり、SiCパワー デバイスはその低損失特性から同電流容量を得るためのチップ面積を小さくすることが可能である。 これにより、スイッチング特性のさらなる改善効果も得ることができる。また、チップ面積が小さく なればパワーデバイスの小型化、さらには SiC デバイスの欠点でもある結晶欠陥の問題も緩和される ので、SiCパワーデバイスのチップ面積は可能な限り小さく設計されている。このような背景から導通 抵抗低減よりもチップ面積縮小化が優先される傾向があり、この結果、SiCパワーデバイス製品は材料 特性程の導通抵抗低減は得られず、その低スイッチング特性から、従来シリコンデバイスと比較して 電力変換器の全体損失のうち導通損失の占める割合が増えてしまう傾向にある。SiC-MOSFET の低損 失化を狙うためには導通損失の低減を達成することが重要となる。 また、市販が開始されている SiC-MOSFET モジュールの多くは逆並列の SiC-SBD が内蔵されている。 電力変換器に多く適用されている同期整流方式を採用すれば、この逆並列 SiC-SBD が導通する機会は 限られる。そこで、本検討では逆並列 SiC-SBD を削除して、それによって得られたスペースに SiC-MOSFET を追加配置することで、パワーデバイスの素子面積を増やすことなく導通損低減を狙う ことを検討する。そのためには、逆並列 SBD レス構造を取ることにクリティカルな悪影響が無いこと を検証する必要がある。本検討では、逆並列 SBD レス構造が電力変換器の損失特性とノイズ特性に悪 影響が無いことを検証した上で、逆並列 SBD レス化により得られたスペースに SiC-MOSFET を追加配 置することで導通損失低減して、高電力密度化への効果を検証する。

### 2.5 冷却性能の向上による高電力密度化

本検討では、電力変換器の高電力密度化のためにパワーデバイスの冷却性能の向上に取り組む。また、本検討においては、電力変換器の外部システムに制限・拘束条件を与えないように、冷却媒体用 配管・ポンプなどの付加設備を必要としない強制空冷方式の電力変換器を対象とする。小型軽量・高 熱伝導の冷却部材をパワーモジュールの絶縁基板下に直接結合する直接冷却方式の小型・軽量の SiC-MOSFET パワーモジュールの検討を行う。

### 2.6 まとめ

本章では、まず、電力変換器の高電力密度化に関する技術動向の整理を行い、加えて高電力密度化 へのアプローチと対応する課題の整理を行った。つづいて、本研究における電力変換器の高電力密度 化のための方針を示した。その結果、本研究で取り組む課題と具体的な実施項目を下記のように決定 した。

- SiC-MOSFET を適用することで得られる損失低減効果にって冷却システムの小型軽量化,あるいは 出力電力の向上を図り電力変換器の高電力密度化を達成する。
- さらに、SiC-MOSFETのスイッチング損失低減のため、低損失と低ノイズを両立するゲート駆動回路の検討をする。具体的には、従来のゲート駆動回路と比較して、スイッチングノイズの増大を回避しながら、スイッチング損失を低減するゲート駆動回路の検討を行う。これにより、損失低減による冷却システムの小型軽量化、あるいは出力電力の向上を図り電力変換器の高電力密度化を達成する。
- SiC-MOSFETの導通損失低減のため、SiC-MOSFETパワーモジュールから逆並列SiC-SBDを削除して、得られたスペースにSiC-MOSFETを追加配置することで、同素子面積での導通損失低減の検討をする。これにより、損失低減による冷却システムの小型軽量化、あるいは出力電力の向上を図り電力変換器の高電力密度化を達成する。このために、逆並列SBDレス構造が電力変換器の損失・ノイズ特性に悪影響がないことを検証する。
- SiC-MOSFET パワーモジュールの冷却性能の向上を図り,冷却システムの単位体積あるいは単位重 量当たりの冷却性能を向上することで,電力変換器の高電力密度化を達成する。

上述の検討内容を適用した、ゲート駆動回路、SiC-MOSFET パワーモジュール、それらを組み込んだ SiC インバータを試作して、その電力密度を評価する。また、それぞれの検討要素がどの程度高電力密度化に寄与できたかを評価する。

### 第3章

# 電力変換器スイッチング損失低減の検討

本章では、電力変換器の高電力密度化を可能とする SiC-MOSFET ゲート駆動回路の提案をし、その 効果を検証する。まず、高電力密度化の障壁となるスイッチング特性のトレードオフについて説明し て、ゲート駆動回路の技術動向について整理する。次世代パワーデバイスである SiC-MOSFET のスイ ッチング特性の分析を行い、ゲート駆動回路における課題を明確にする。その上で、スイッチングの トレードオフを緩和して低損失かつ低ノイズスイッチングを可能とするゲート駆動回路を提案し、そ の設計指針を明確にする。さらに、提案したゲート駆動回路の試作評価結果を示し、高電力密度化へ の寄与度を定量的に評価する。

### 3.1 スイッチング特性のトレードオフと駆動回路技術動向

先述のとおり,電力変換器に用いられるパワーデバイスのスイッチング特性においては,スイッチ ング損失とスイッチングノイズの間にはトレードオフの関係がある。従来からの駆動方法のひとつと して,ゲート抵抗の調整によりスイッチング特性を制御する手法が一般的に広く用いられている。ス イッチング損失を抑えるためにスイッチング遷移時間を短くしようとゲート抵抗値を小さくすること で調整できるが,その反面,サージ電圧やリンギングなどのスイッチングノイズが大きくなり,電磁 干渉問題 (EMI) が発生するリスクが増大してしまう。一方で,スイッチングノイズを抑えるためにス イッチング遷移時間を長くしようとゲート抵抗値を大きくするとスイッチングノイズは減少するが, スイッチング損失と遅延時間は増加してしまう。つまり,これら従来のゲート駆動方法では,スイッ チング損失とスイッチングノイズの間で許容できる妥協点にスイッチング特性を調整する以上のこと はできないことを意味する。図 3.1 に上述の従来駆動回路におけるスイッチングのトレードオフを示す 実測波形例 (ターンオフ波形)を示す。波形取得のため使用した SiC-MOSFET は,ROHM 社製フル SiC パワーモジュール BSM120D12P2C005 (定格 1200 V, 120 A)で,SiC-MOSFET と SiC-SBD が内蔵され た 2in1 モジュールである。直流入力電圧は 400 V,ドレイン電流は 100 A,室温(約25℃),ゲート駆 動用電源電圧は18Vでの実験結果である。ここでは、駆動回路詳細の説明は省略するが、スイッチン グ特性調整のためのゲート抵抗は図3.1 (a) が6.2 Ωであり、図3.1 (b) は3.9 Ωである。図に示すと おり、大きなゲート抵抗6.2 Ω と小さなゲート抵抗3.9 Ωのスイッチング損失を比べると、ゲート抵抗 が大きい方が1.52 mJ、ゲート抵抗の小さい方が1.36 mJ となり、ゲート抵抗の大きい方がスイッチン グ損失は大きくなってしまっている。また、双方のスイッチング遅延時間を比較すると、ゲート抵抗 が大きい方が229 ns、ゲート抵抗の小さい方が186 ns となり、ゲート抵抗の大きい方がスイッチング 遅延時間も大きくなってしまっている。逆にスイッチングノイズ関連特性を比較してみると、ゲート 抵抗が大きい方のサージ電圧最大値が544 V、ゲート抵抗の小さい方が572 V と、ゲート抵抗の小さい 方がスイッチング時のサージ電圧が大きくなり、電圧のリンギングも大きくなってしまっている。

前章で述べたとおり、電力変換器の高電力密度化において、上述したスイッチングのトレードオフ は冷却器の小型化とノイズフィルタの小型化の間のトレードオフという形になって現れることになる。 電力変換器の高電力密度化を実現するためには、スイッチングのトレードオフを緩和し、低損失特性 と低ノイズ特性を両立するゲート駆動技術が必要となる。つまり、スイッチングノイズの増大を回避 しながらスイッチング損失を低減可能な駆動回路、またはスイッチング損失の増加を回避しながらス イッチングノイズを低減可能な駆動回路が求められている。電力回路の開発においては、電流転流経 路のインダクタンスを極力小さくすることで、スイッチングのトレードオフを緩和することも取り組 まれている。



(a) Slower switching with smaller surge  $(Rgoff = 6.2\Omega)$ 



(b) Faster switching with bigger surge (*R*goff = 3.9Ω)
 図 3.1 スイッチングのトレードオフ実測波形例

電力変換器の損失やノイズを左右するゲート駆動回路はその重要性から、様々な新しい技術が検討 されており、文献(97)にはSiCパワーデバイス用のゲート駆動回路の開発技術動向がまとめられて いる。SiC-MOSFETは、Si-IGBTよりも低損失高速スイッチングが可能であり、電力変換器において低 損失特性は冷却器の小型化により電力密度の向上を可能にする。また、高速スイッチング特性はスイ ッチング周波数の高周波化を可能とし、受動部品の小型化によって電力密度の向上を可能にする。次 世代パワーデバイスとして期待されるSiCパワーデバイスのスイッチング特性は電力変換器の特性、 高電力密度化に与える影響が大きく、その重要性から評価解析が盛んに行われている<sup>(98-103)</sup>。文献(98) においては、スイッチング損失とEMIの間のトレードオフの関係が詳細に評価されている。SiCデバ イスの温度とスイッチング速度が電力変換器性能に与える影響なども評価されている<sup>(100)</sup>。15 kVの高 耐電圧SiC-MOSFETとSiC-IGBTのスイッチング特性なども評価され始めている<sup>(102)</sup>。逆並列SiC-SBD がスイッチング特性に与える影響も詳細に評価されている<sup>(103)</sup>。

これまで Si-IGBT のスイッチング性能を改善するために,アクティブゲート制御方式やソフトゲー ト方式など,いくつかのゲート駆動回路が提案されてきたが<sup>(104-107)</sup>,同様に次世代パワーデバイス向 けにもアクティブゲート制御方式などの高機能ゲート駆動回路術の検討が盛んにされている。ソフト ゲート方式は Si-IGBT と SiC-SBD を組み合わせたハイブリッド SiC パワーモジュールにも適用されて いる<sup>(108)</sup>。カスコード接続の Si-MOSFET を用いた SiC-JFET のための dV/dt制御法も提案されている<sup>(109)</sup>。 SiC-MOSFET 用の新しいアクティブゲート駆動回路も種々提案されている<sup>(110-116)</sup>。SiC-MOSFET は従 来シリコンデバイスより低いゲート閾値で,負電圧に対する耐性が低いものがあるので,負のスパイ ク電圧を低減する新たなゲート駆動回路が導入されている<sup>(111)</sup>。より高度なアクティブ制御を行う閉ル ープフィードバック制御ゲート駆動回路も提案されている<sup>(116)</sup>。さらには,高分解能プログラマブル ゲート駆動回路も提案されている<sup>(117-119)</sup>。また,スイッチングの高周波化のために電流形ゲート駆動 技術など高速ゲート駆動回路技術の検討もされている<sup>(120,121)</sup>。

### **3.2** SiC-MOSFET スイッチング特性と課題

前節で調査したアクティブゲート駆動回路のような高性能駆動回路は、スイッチング状態を監視す る目的で、ゲート電圧やドレイン電圧(IGBT の場合はコレクタ電圧)などを検出するための回路を持 っている。さらに、スイッチング状態によってゲート駆動回路を適宜切り替えるための比較回路、ス イッチ回路が必要となる。これらの付加回路を半導体集積回路などで実現することが多く、高性能と 引き換えにコスト増加の要因となっている。また、検出回路や比較回路などは、スイッチング時に発 生するサージ電圧、電圧・電流の振動により、誤動作するリスクを持っている。このような誤動作を 回避するためには、ノイズを取り除くためのフィルタ回路が必要となる。しかし、フィルタ回路を設 置することで高性能駆動回路の動作遅延時間は大きくなってしまう。

現状, Si-IGBT を SiC-MOSFET に置き換える場合を考えると、半導体デバイスのコストは増加する と考えられるので、高性能化に伴う駆動回路のコストアップは極力避ける必要がある。また、 SiC-MOSFET の高速スイッチング特性により、スイッチング時に発生するサージ電圧や振動は増加す る可能性が大きいので、高性能駆動回路の持つ検出回路や比較回路の誤動作も心配される。このため、 時定数の大きなフィルタ回路が必要になるが、動作遅延時間の大きな高性能駆動回路では、 SiC-MOSFET によるスイッチングの高速化に対応が困難になる可能性がある。

上述のような問題から、本検討では下記の3つの課題を解決するために、スイッチング状態を監視 することなく、低コストかつ簡単な構成で、SiC-MOSFETの高速スイッチングに対応が可能な高性能 駆動回路を検討する。回路構成を簡単にすることで、誤動作リスク、動作遅延時間を低減することが 可能となる。

- 1) 低コスト化:専用集積回路などを必要としない安価かつ容易に実現可能な回路構成とする。
- 2) 耐ノイズ性の向上:次世代パワーデバイスの高速スイッチング動作におけるサージ電圧やリン ギングなどのノイズに影響を受けやすい検出回路を不要とする。
- 3)回路遅延時間増加の抑制:付加回路による遅延やノイズフィルタによる遅延時間を生じない構成とし、次世代パワーデバイスの高速駆動特性を阻害しない親和性の高い構成とする。

さらに、SiC-MOSFET のスイッチング波形・特性を分析して、スイッチング損失低減のためにゲート駆動回路の課題を抽出していく。図 3.2 に従来駆動回路方式を示す。ここで、駆動回路の入力信号は パワーデバイスのオンオフ状態を制御するための Pulse Width Modulation (PWM) 信号である。入力 された PWM 信号は Amp と駆動電圧源  $V_{cc}$  により増幅される。ゲート抵抗  $R_{gon}$ , と  $R_{gof}$ , によりそれ ぞれターンオン, ターンオフ特性を制御することができる。 $v_g$  は Amp 回路の出力電圧,  $v_{gs}$  は MOSFET のゲートソース間電圧,  $i_g$  はゲート電流,  $v_{ds}$  はドレインソース間電圧,  $i_d$  はドレイン電流を示す。図 3.3 に従来駆動方式による SiC-MOSFET のスイッチング動作波形を示す。図 3.3 (a) はターンオン動 作波形,図 3.3 (b) はターンオフ動作波形である。直流入力電圧は 400 V, ドレイン電流は 100 A, 室温 (約 25 °C), ゲート駆動用電源  $V_{cc}$ は 18 V, ゲート抵抗は  $R_{gon}$ , が 3.9  $\Omega$ ,  $R_{gof}$ , が 6.2  $\Omega$ での実 験結果である。本検討において、評価に使用した SiC-MOSFET は、ROHM 社製フル SiC パワーモジュ ール BSM120D12P2C005 (定格 1200 V, 120 A) で、SiC-MOSFET と SiC-SBD が内蔵された 2in1 モジ
ュールである。

ターンオン動作においては、ユニポーラデバイスである SBD の特性により、リカバリ電流による損 失が発生せず低損失スイッチング動作が可能である(図 3.3 (a) 参照)。さらなる改善のためターン オン動作を図中①~③の領域に分けて解析する。スイッチング損失のうち、およそ半分は期間①、残 りの半分は期間②以降で発生している。期間①においては、大きな電流変化が発生するので、スイッ チング損失を減らそうとスイッチングを速くするとスイッチング時の振動・ノイズが大きくなるトレ ードオフがある。期間②においては、すでに電流変化は完了しているので、期間②以降のゲート電圧 上昇を加速してチャネル抵抗の低下を速くすることができれば、スイッチング時のノイズや振動を増 大させることなくスイッチング損失を減らすことができる。

期間③はすでにターンオン動作は完了しているが、従来駆動方式は RC 充電回路を構成しているので ゲート電圧上昇につれてゲート充電電流が徐々に小さくなり、ターンオン後半になるにしたがいゲー ト電圧上昇が遅くなってしまう。ゲート電圧上昇を加速することができれば、より速く低オン抵抗状 態にできるので期間③での発生損失を減らすことも可能である。ROHM 社の SiC パワーデバイスのア プリケーションノートによると、現在の技術では SiC-MOSFET のチャネル抵抗は Si デバイスと比較し て大きくなっている。そのため、一般的なシリコンデバイスである Si-MOSFET や Si-IGBT のように 10~15 V 程度のゲート駆動電圧では本来の低抵抗性能を発揮できなくなってしまうので、 SiC-MOSFET は 18 V 程度のより高いゲート駆動電圧で駆動する必要がある<sup>(96)</sup>。図 3.4 にゲート駆動電 圧とオン抵抗の概略関係を示す。このように、ゲート駆動電圧 10V 程度では十分にオン抵抗が下がり 切らず、ゲート駆動電圧を高くしていくことで 15V 以上でもオン抵抗の低下傾向が続くような特性に なっている。ゲート電圧 10V と 20V の時のオン抵抗を比較すると、温度によってはオン抵抗が半分程 度まで低減されることがわかる。よって、期間②や期間③においても、ゲート電圧の上昇を加速して チャネル抵抗を極力小さくすることは損失の削減に有効であるいえる。

ターンオフ動作においては、ユニポーラデバイスである MOSFET の特性により、バイポーラデバイ スである IGBT のようなテイル電流が発生せず、高速かつ低損失でのスイッチングを実現することがで きる(図 3.3 (b) 参照)。しかし、図中④の期間ターンオフ遅延時間  $t_{d}$  (off) が長く、ターンオフ時 間  $t_{off}$  短縮の障壁となっていることがわかる。SiC-MOSFET のゲートは負電圧に対する耐性が 6 V 程度 と小さく、負電圧ゲート駆動電源を利用した高速化は適さない<sup>(95,96)</sup>。

本検討では、ターンオン特性の改善のために、ゲートブースト回路を提案して電流変化の完了する 期間②以降のゲート電圧上昇を加速して、スイッチング時の振動・ノイズを抑えたままターンオン損 失の削減を狙う。また、ターンオフ特性の改善のために、スピードアップコンデンサを接続して、電 流変化、電圧変化の始まる前の④の期間 t<sub>d</sub> (off) を短縮し、サージ電圧や電圧振動を抑えたままターン オフ動作の高速化を狙う。これだけでは、ターンオフ損失の大きな削減は期待できないが、ターンオ フ遅延時間の短縮はデッドタイムの短縮、スイッチングの高周波化において有利となり、将来の課題 であるスイッチングの高周波化によるフィルタやモータ損失の低減、小型軽量化に繋がるの重要とな る。

29







図 3.4 SiC-MOSFET のゲート電圧-オン抵抗特性 文献(96) ROHM 社 SiC パワーデバイスアプリケーションノートを参考に作成

## 3.3 低損失・低ノイズゲート駆動回路の提案

本節では、前節までに SiC- MOSFET スイッチング特性の解析結果と抽出した課題から、ゲートブー スト回路、スピードアップコンデンサによる駆動回路を検討する。提案する SiC-MOSFET 駆動回路に より、スイッチング時のサージ電圧や電圧・電流の振動などのスイッチングノイズの増大を回避しな がら、従来駆動方式と比較してより高速・低損失スイッチングが可能であることを説明する。

### 3.3.1 提案駆動回路のコンセプト

本研究において提案するゲート駆動回路を図 3.5 に示す。図 3.6 にアクティブゲート駆動方式の概念 図を示す。アクティブゲート駆動方式は、パワーデバイスのスイッチング性能を向上させるために非 常に効果的な技術である。一方で、アクティブゲート駆動回路は一般にカスタマイズされた集積回路 (IC)を使用して実装されるため、従来のゲート駆動回路よりも初期コストがかかる傾向がある。一 般的なアクティブゲート駆動回路は、スイッチング状態を監視するためにゲート電圧またはドレイン 電圧の検出回路を備えており、スイッチングプロセスにあわせてゲート駆動回路を切り替えてゲート 駆動回路の出力インピーダンスを最適化している。従って、アクティブゲート駆動回路は、スイッチ ングサージ、リンギング、および SiC パワーデバイスの高速スイッチングによって増加が懸念される スイッチングノイズのために、誤検出、誤動作のリスクを持っているといえる。このようなノイズに よる誤動作を回避するために、アクティブゲート駆動方式では検出回路にローパスフィルタを必要と するが、ローパスフィルタによる時間遅延は、SiC デバイスの高速スイッチング能力に対して親和性が 損なわれる可能性があるといえる。

本研究において提案するゲート駆動回路は、ターンオン特性を向上させるためのゲートブースト回

路と、ターンオフ中のゲート容量のより速い放電のためのスピードアップコンデンサとを使用するこ とを特徴としている。ゲートブースト回路は、チップ抵抗、チップコンデンサ、およびトランジスタ などの僅かなチップ部品で実現することが可能である。提案ゲート駆動回路は、スイッチングプロセ スを監視するための検出回路やフィルタを使用しておらず、SiC-MOSFET の高速スイッチングに対し ても親和性があると考えられる。また、提案ゲート駆動回路は簡単かつ低コストに構成することが可 能で、SiC-MOSET のスイッチング性能を改善することができる。



図 3.5 提案ゲート駆動回路



図 3.6 アクティブゲート駆動方式の概念図

#### 3.3.2 提案駆動回路ターンオン動作

図 3.7 および図 3.8 に提案するゲート駆動回路のターンオン動作概要を示している。図 3.8 は誘導性 負荷を有するレグ構成におけるスイッチング波形模式図を示す。

PWM 信号がハイレベルになると、SiC-MOSFET のオン指令を意味し、Amp 出力  $v_g$ は  $V_{cc}$ レベルに上 昇する。ゲート電流  $i_g$ が流れ始めて、 $D_{gon}$  と  $R_{gon}$ を通して SiC-MOSFET ゲート容量を充電し始める。 ゲート電圧  $v_{gs}$ がゲート閾値電圧  $V_{th}$ より高くなると、MOSFET チャネルが導通してドレイン電流  $i_d$ が 流れ始める。上アームから下アームへの電流の転流が完了するまでは、上アームダイオードはまだオ ンであり、そのため上アームダイオードの導通電流減少による順電圧降下分のみ  $v_{ds}$ を変化させる。つ まり、 $i_d$ および  $i_F$ が変化するにつれて  $v_{ds}$ も若干変化していく。ドレイン電流  $i_d$ が負荷電流に達して転 流が完了すると、上アームダイオードがオフになるため、ドレイン電圧  $v_{ds}$ が大幅に減少し始め、 $v_{ds}$ の変化に合わせて出力容量や帰還容量などの寄生容量成分も変化する。

ゲートブースト回路は、遅延時間 t<sub>bst</sub>後に動作し、ブーストスイッチ Q<sub>bst</sub>がオンになり、ゲートブー スト電流 i<sub>bst</sub>が D<sub>gon</sub>, Q<sub>bst</sub>, R<sub>bst</sub>を流れて、従来のゲート駆動方法よりも速く SiC-MOSFET のゲート容量 を充電する。ブースト電流 i<sub>bst</sub>が v<sub>gs</sub>を押し上げるので、SiC-MOSFET のドレイン電圧 v<sub>ds</sub>およびオン抵 抗は、従来のゲート駆動方法よりも速く減少することとなる。したがって、提案されたゲート駆動回 路はターンオンプロセスの後半において、ターンオン損失およびターンオン遅延時間を減少させるこ とが可能となる。ドレイン電流 i<sub>d</sub>がピーク電流に達した後にブーストスイッチ Q<sub>bst</sub> が確実にオンとな るように、遅延時間 t<sub>dbst</sub>を適切な値に設定する必要がある。提案ゲート駆動回路は、スイッチングノイ ズの増大を回避するためにターンオンプロセスの開始時にはより小さな電流により低ノイズターンオ ンを実現し、続いてドレイン電流の転流完了後にゲートドライブを加速して、スイッチング損失およ びオン抵抗を低減させるように動作する。



図 3.7 提案回路におけるターンオン時のゲート電流



図 3.8 提案回路によるターンオン動作

## 3.3.3 提案駆動回路ターンオフ動作

図 3.9 および図 3.10 に提案ゲート駆動回路によるターンオフ動作を示す。提案ゲート駆動回路は, ターンオフ遅延時間を短縮するためにスピードアップコンデンサを適用している。ターンオフプロセ スの開始時に、スピードアップコンデンサ  $C_{sp}$ を介して SiC-MOSFET ゲート容量を急速に放電してス イッチング遅延時間を短縮する。続いて、 $R_{goff}$ を介して SiC-MOSFET ゲート容量をゆっくり放電させ て、より大きなサージ電圧やノイズの発生を回避する。 $v_{gs}$ が  $V_{th}$ を下回った後、スイッチ  $Q_{mc}$ がオンに なり、SiC-MOSFET を安全にオフに保つようになる。



図 3.9 提案回路におけるターンオフ時のゲート電流



図 3.10 提案回路によるターンオフ動作

## 3.4 提案駆動回路の設計指針

この節では、提案するゲート駆動回路の設計手順と設計指針を明確にして説明する。ゲートブースト回路の回路例を図 3.11 に示す。遅延回路は、抵抗 *R*1、*R*2 およびコンデンサ *C*<sub>bst</sub>からなる。図 3.11 には *C*<sub>gbst</sub>、*C*<sub>dbst</sub>、*C*<sub>obst</sub>などの Q<sub>bst</sub>の寄生容量も示す。また、SiC-MOSFET のゲート容量 *C*<sub>gs</sub>も示している。遅延回路の時定数は式(10)で計算することができる。ここで *R*1 << *R*2 である。遅延時間 *t*<sub>dbst</sub>は, 式(11)で計算される。ここで、*V*<sub>tbbst</sub> はブーストスイッチ Q<sub>bst</sub>のゲートしきい値電圧である。ブースト回路がドレイン電流転流完了後に動作することを確実にするためには、遅延時間 *t*<sub>dbst</sub> は式(12)のようにターンオン遅延 *t*<sub>d</sub>(on) とドレイン電流の立ち上がり時間 *t*<sub>r</sub>(i)の合計より長くなければならない。ターンオン遅延時間 *t*<sub>d</sub>(on) は式(13) 式から求めることができる。最後に *t*<sub>dbst</sub>は式(14) に従って決定されることになる。ここで、*V*<sub>tb\_cold</sub> は最低動作温度での SiC-MOSFET のゲート関値電圧である。これは、

MOSFET の V<sub>th</sub>が低温で高くなるため、ゲートブースト回路が確実にドレイン電流転流完了後に動作させるためにはターンオフ遅延時間の一番長くなる低温時のゲート閾値電圧を設計に用いることが必要となるためである。

$$\tau_{\rm bst} = R1 \times (C_{\rm bst} + C_{\rm gbst}) \tag{10}$$

$$t_{\rm dbst} = \tau_{\rm bst} \times \ln\left(\frac{V_{\rm cc}}{V_{\rm cc} - V_{\rm thbst}}\right) \tag{11}$$

$$t_{\rm dbst} \ge t_{\rm d(on)} + t_{\rm r(i)} \tag{12}$$

$$t_{d(on)} = R_{\rm gon} \times C_{\rm gs} \times \ln\left(\frac{V_{\rm cc}}{V_{\rm cc} - V_{\rm th}}\right)$$
(13)

$$t_{\rm dbst} \ge R_{\rm gon} \times C_{\rm gs} \times \ln\left(\frac{V_{\rm cc}}{V_{\rm cc} - V_{\rm th\_cold}}\right) + t_{\rm r(i)}$$
 (14)

図 3.12 は、提案ゲート駆動回路がどのように動作して高速かつ低損失のターンオンスイッチングを 実現するかを説明している。第1に、提案ゲート駆動回路は、ゲートブースト電流 *i*gbst を用いてミラー 期間を短縮する。この時、提案ゲート駆動回路のミラー期間 *T*ml は式 (15) で計算され、一方、従来の ゲート駆動回路のミラー期間 *T*ml' は式 (16) で計算される。提案ゲート駆動回路は、従来のゲート駆 動回路よりも大きな電流でゲート入力容量を充電し、ミラー期間を式 (17) に示すように短縮するこ とができる。

$$T_{\rm ml} = (C_{\rm gs} + C_{\rm gd}) \times \Delta V_{\rm ds} / (i_{\rm gon} + i_{\rm gbst})$$
(15)

$$T_{\rm ml}' = (C_{\rm gs} + C_{\rm gd}) \times \Delta V_{\rm ds} / i_{\rm gon}$$
(16)

$$T_{\rm ml} < T_{\rm ml}' \tag{17}$$

さらに、提案ゲート駆動回路は、ゲートブースト電流  $i_{gbst}$ によってミラープラトーに続くゲート充電 時定数  $\tau 2 \varepsilon$ 減少させることができる。提案ゲート駆動回路の  $\tau 2$ は式 (18) で計算することができる。 ここで、 $R_g'$ は SiC-MOSFET の内部ゲート抵抗を示す。従来のゲート駆動回路の時定数  $\tau 2'$ は式 (19) で求めることができる。式 (18)、(19) から、式 (20) に示すように提案駆動回路によりミラープラ トー後のゲート充電時定数を小さくすることが可能となる。したがって、提案ゲート駆動回路は、従 来のゲート駆動回路と比較してゲート電圧をより速く押し上げて、より速く SiC-MOSFET を低オン抵 抗条谷することができる。ローム社などから市販が開始されている SiC-MOSFET は、比較的大きなチ ャネル抵抗のために, Si-MOSFET よりも高いゲート駆動電圧を必要とする傾向がある<sup>(96)</sup>。よって, スイッチングノイズの増大を回避しながら,ゲート電圧をより速く上昇させる提案ゲート駆動回路の ゲート駆動能力は,SiC-MOSFET 用ゲート駆動回路に対する要求によく合致することを意味する。

$$\tau 2 = \left(\frac{R_{\text{gon}} \times R_{\text{bst}}}{R_{\text{gon}} + R_{\text{bst}}} + R_{\text{g}}'\right) \times (C_{\text{gs}} + C_{\text{gd}})$$
(18)

$$\tau 2' = (R_{gon}' + R_g') \times (C_{gs} + C_{gd})$$
(19)

$$\tau 2 < \tau 2' \tag{20}$$



図 3.11 ゲートブースト回路構成例



図 3.12 提案回路によるターンオン損失・遅延時間の低減原理模式図

図 3.13 に、SiC-MOSFET のターンオンプロセスにおけるゲートブーストスイッチの寄生容量成分の 影響を示す。ゲート駆動回路の入力電圧  $v_g$  が  $V_{cc}$  レベルまで上昇すると、寄生容量の突入電流が  $R_{bst}$ を通って流れてしまう。この突入電流により主回路 SiC-MOSFET のゲートが充電され、意図せずター ンオンが過剰に速くなってしまうリスクがあることがわかる。このリスクを回避するにためは、 $C_{obst}$ ,  $C_{gbst}$ 、および  $C_{dbst}$  を  $C_{gs}$  よりも十分に小さくする必要がある。つまり、ゲートブーストスイッチの規制 容量充電電流によるゲート電圧上昇が主回路 SiC-MOSFET のゲート閾値電圧を十分に下回るようにゲ ートブーストスイッチ  $Q_{bst}$  は式 (21) を満たす必要がある。

$$V_{\rm th} \gg V_{\rm cc} \times \left( \frac{C_{\rm obst} + \frac{C_{\rm gbst} \times C_{\rm dbst}}{C_{\rm gbst} + C_{\rm dbst}}}{C_{\rm gs}} \right)$$
 (21)

図 3.14 は、上述のゲートブーストスイッチの寄生成分突入電流による誤点弧や過剰に速いターン音 駆動のリスクを防止することができるゲートブースト回路の概略図である。Qbstのドレインは安定した 電圧源 Vec に接続されているので、寄生容量の突入充電電流が発生しない。この回路はより安定して動 作することになるが、追加の反転ゲートが必要となり、反転ゲート回路の時間遅延 tanot を考慮して設計

しなくてはならない。この回路のブースト遅延時間 t<sub>dbst</sub>は式(22)で計算されることになる。

$$t_{\rm dbst} = t_{\rm dnot} + \tau_{\rm bst} \times \ln(\frac{V_{\rm cc}}{V_{\rm cc} - V_{\rm thbst}})$$
(22)



図 3.13 ゲートブーストスイッチの寄生成分の影響



図 3.14 ゲートブーストスイッチの寄生成分の影響を低減するゲートブースト回路構成例

つづいて,スピードアップコンデンサ $C_{sp}$ とターンオフゲート抵抗 $R_{goff}$ の選択方法についても示す。 ターンオフが始まると,スピードアップコンデンサ $C_{sp}$ は式 (23) に従って SiC-MOSFET ゲートを $V_{gsp}$  まで素早く放電する。ここでゲート電圧  $v_{gs}$ が転流動作の始まる  $V_{ml}$ よりも低くなってしまうと,過剰 に速いターンオフとなりサージ電圧やリンギングなどノイズ増大のリスクを増大してしまう。よって、  $V_{gsp}$ は SiC-MOSFET ミラー電圧  $V_{ml}$ より高くなければならない。このような動作を回避するための  $C_{sp}$ の最大限界値は式 (24) で求めることができる。また、スイッチングノイズ特性を従来回路から悪化 させず維持するためには、提案ゲート駆動回路のゲート放電時定数は、式 (25) で表されるように従 来のゲート駆動回路のゲート放電時定数と同程度の値となるべきである。ここで、 $R_{goff}$ は、従来ゲー ト駆動回路のターンオフゲート抵抗である。 $C_{iss}$ は SiC-MOSFET の入力容量である。提案ゲート駆動回 路に対するターンオフゲート抵抗である。 $C_{iss}$ は SiC-MOSFET の入力容量である。提案ゲート駆動回 路に対するターンオフゲート抵抗  $R_{goff}$ は式 (26) で求められる。たとえば、設計条件が  $V_{cc} = 18$  V,  $V_{ml} = 3$  V の場合、 $C_{sp}$  <5 $C_{iss}$ を満たすように  $C_{sp}$ を選択する。 $C_{sp} = C_{iss}$ と選んだ場合は、 $D_{goff}$ 両端の順方 向電圧降下を無視すると、 $C_{sp}$ はゲート電圧が  $V_{cc}$ 電圧の半分までゲート電荷を放電することになる。 この時、提案ゲート駆動回路のゲート抵抗  $R_{goff}$ は従来ゲート駆動回路のゲート抵抗  $R_{goff}$ の約半分に設 定されるべきである。このようにゲートターンオフ回路を設計することで、ターンオフ時のサージ電 圧、ドレイン電圧変化率 dV/dt を大きく変化させることなくターンオフ遅延時間を短縮することができ る。

$$V_{\rm gsp} = V_{\rm cc} \times \frac{C_{\rm iss}}{C_{\rm iss} + C_{\rm sp}} > V_{\rm ml}$$
(23)

$$C_{\rm sp} < C_{\rm iss} \times \left(\frac{V_{\rm cc}}{V_{\rm ml}} - 1\right) \tag{24}$$

$$R_{\text{goff}} \times (C_{\text{iss}} + C_{\text{sp}}) = R_{\text{goff}}' \times C_{\text{iss}}$$
(25)

$$R_{\rm goff} = R_{\rm goff}' \times \frac{C_{\rm iss}}{C_{\rm iss} + C_{\rm sp}}$$
(26)

## 3.5 スイッチング特性の評価

本節では,前節までに説明した設計手法に沿って設計した提案駆動回路を試作し,そのスイッチン グ特性を評価した結果を示す。試作評価により,提案駆動回路がスイッチングノイズの増大を回避し ながらスイッチング損失の低減が実現可能であることを検証する。

#### 3.5.1 評価試験セットアップ

図 3.15 にスイッチング特性を評価するためのダブルパルステスト (DPT)の回路構成を示す。図 3.16 に本章で採用するスイッチング特性の定義を示す。ドレイン電流の遷移期間完了後からゲート電圧が 定常電圧の 90%まで達するまでの間の損失 *E*on2 と遅延時間 *t*on2 を定義して、ターンオン遷移期間中後 半部分のエネルギー損失と遅延時間を評価することで、提案ゲート駆動回路の効果を検証する。図 3.17 にダブルパルステストの試験セットアップの写真を示す。スイッチングノイズの評価のため、RF プロ ーブとオシロスコープ MDO4054B-3 (Tektronix) を使用して、SiC-MOSFET パワーモジュールからの ノイズ放射を測定する。試験条件は, 直流入力電圧 E = 400 V, スイッチング時ドレイン電流  $I_d = 100 \text{ A}$ , SiC-MOSFET パワーモジュールのケース温度  $T_c$ は室温(約 23 °C) または 100 °C, 負荷は空心コイル で構成する誘導性負荷, 試験対象の SiC-MOSFET は, フル SiC パワーモジュール BSM120D12P2C005 (ROHM, 1200 V, 120 A) である。ゲート駆動回路基板とパワーモジュール間の配線ケーブルは約 50 mm である。評価結果は提案ゲート駆動回路と従来ゲート駆動回路のスイッチング特性を比較したもの である。駆動回路の回路定数は, 先述の設計指針に基づいて次のとおり設定した。 $R_{gon} = 4.3 \Omega$ ,  $R_{goff} = 3.3 \Omega$ ,  $R_{bst} = 0 \Omega$ , および  $C_{sp} = 22 \text{ nF}$ , および  $R_{gon}' = 3.0 \Omega$ ,  $R_{goff}' = 5.1 \Omega$ である。これらの 回路定数は, 従来方式, 提案ゲート駆動回路の両方で, ほぼ同じスイッチング遷移率 dV/dt と dI/dt と なるように調整されている。



図 3.15 ダブルパルステスト回路



(a) Definitions of switching loss characteristics.



図 3.17 ダブルパルステストの写真

# 3.5.2 ターンオン特性

図 3.18 に 400 V, 100 A, および  $T_c = 100$  °C でのターンオン波形を示す。提案ゲート駆動回路でのターンオン損失  $E_{on} = 0.95$  mJ,  $E_{on2} = 0.21$  mJ, 合計 1.16 mJ であるのに対して、従来ゲート駆動回路では  $E_{on} = 1.05$  mJ,  $E_{on2} = 0.61$  mJ, 合計 1.66 mJ という結果が得られた。提案ゲート駆動回路によ

り従来ゲート駆動回路と比較して、ドレイン電流のスイッチング遷移期間が完了した後のスイッチン グ損失 *E*<sub>on</sub>2 を約 65 %削減することができた。また、トータルのターンオン損失を約 30 %削減するこ とができた。図 3.18 のスイッチング波形から提案ゲート駆動回路が従来ゲート駆動回路よりも速くド レイン電流遷移期間後のゲート電圧 *v*<sub>gs</sub>を押し上げていることを確認することができる。また、スイッ チング損失と同時に遅延時間 *t*<sub>on</sub>2 を低減することも達成している。その一方で、ターンオン時のドレ インピーク電流とリンギングなどのスイッチングノイズ関連特性はほとんど変化が見られなかった。

図 3.19 に E = 400 V でのドレイン電流に対するターンオン損失  $E_{on}$ ,  $E_{on}$ 2, およびターンオン時間  $t_{on}$ 2 を示す。提案ゲート駆動回路は従来ゲート駆動回路と比較して、ターンオン損失を低減することができている。特に  $E_{on}$ 2 は提案ゲート駆動回路により大きく損失削減ができていることがわかる。また、ドレイン電流転流完了後のターンオン遅延  $t_{on}$ 2 も短縮することができている。温度が上がると  $V_{h}$ が下がるのでターンオン遷移期間が短くなり、 $E_{on}$ は温度が上がるにつれて下がることになる。対照的に、 $E_{on}$ 2 は温度が上昇すると増加する。これは温度が上昇するとゲート抵抗(パワーモジュールの内部ゲート抵抗を含む)が大きくなるためと考えることができる。そのため、ゲート駆動時定数が大きくなり  $E_{on}$ 2 が大きくなると考察される。

図 3.20 にターンオンにおけるドレイン電流変化率 dI/dt (on) と電流リンギング周波数 f<sub>i</sub> (on) を示す。 提案ゲート駆動回路は従来ゲート駆動回路と比べて、スイッチング損失を低減しながら、dI/dt (on), f<sub>i</sub> (on) などのノイズ関連特性は共にほぼ変化を生じない結果が得られた。ドレイン電流遷移期間のスイッ チング特性は極力変化の無いように動作させることが提案ゲート駆動回路の狙いである。図 3.20 (a) に示す通り、電流変化率はほぼ差異が見られなかった。しかし、図 3.18 に示すように提案ゲートドラ イバのドレイン電流リンギングの減衰係数 δ は従来ゲート駆動回路よりもわずかに小さくなったこと がわかる。提案ゲート駆動回路は、従来駆動回路よりも素子オン抵抗を速く低減することができるの で、その副作用として減衰抵抗が小さくなることが原因と考察できる。

本節の実験結果から、本研究で提案するゲート駆動回路は高速低損失スイッチングと低ノイズスイ ッチングの両立を実現し、スイッチングにおけるトレードオフを緩和し、スイッチングノイズの増加 を回避しながら、スイッチング損失低減を実現したといえる。この成果は、電力変換器のノイズフィ ルタの大型化を回避しながら、冷却器の小型化、あるいは出力電力の向上を可能とし、電力変換器の 高電力密度化に繋がる。

44



 $E_{on}$ : 0.95 mJ (Proposed), 1.05 mJ (Conventional)  $E_{on}$ 2: 0.21 mJ (Proposed), 0.61 mJ (Conventional)  $f_{i(on)}$ : 27.4 MHz (Proposed), 26.7 MHz (Conventional)  $\delta$ : 0.604 (Proposed), 0.998 (Conventional)

図 3.18 ターンオンスイッチング波形の比較





図 3.19 ターンオンスイッチング特性の比較



図 3.20 ターンオンスイッチングノイズ特性の比較

#### 3.5.3 ターンオフ特性

図 3.21 に 400 V, 100 A, および  $T_c = 100$  °C でのターンオフ波形を示す。図 3.22 にターンオフ遅延時間  $t_{d \text{ (off)}}$  とターンオフ損失  $E_{off}$ を示す。図 3.21 に示すターンオフ波形からわかるように、提案ゲート駆動回路はターンオフプロセスの初期にスピードアップコンデンサでゲート容量を急速に放電し、ターンオフ遅延時間を短縮できているのがわかる。提案ゲート駆動回路では、ターンオフ損失  $E_{off}$ は約 2.4

mJ であり、ターンオフ遅延時間  $t_{d (off)}$  は 190 ns であった。従来ゲート駆動回路では、ターンオフ損失  $E_{off}$  は約 2.4 mJ、ターンオフ遅延時間  $t_{d (off)}$  は 284 ns であった。この結果から、提案ゲート駆動回路は ターンオフ遅延時間を約 30%短縮できたことが明らかになった。図 3.22 (a) に示すように、提案ゲートドライバは広範囲のドレイン電流および温度にわたってターンオフ遅延時間  $t_{d (off)}$ を短縮すること ができている。ゲート抵抗は温度とともに増加するため、温度が上昇するにつれてゲート駆動時定数 が大きくなり、 $t_{d (off)}$  が長くなっているのがわかる。また、提案ゲート駆動回路は、ドレイン電圧の過 渡特性が従来ゲート駆動回路と同等になるように駆動特性が設計されている。評価試験結果からわか るように、設計通りターンオフ損失  $E_{off}$ は両方の駆動回路ではぼ同じ結果となった。

図 3.23 にターンオフ時のドレイン電圧変化率 dV / dt (off),最大サージ電圧  $V_{dmax}$ ,および電圧リンギング周波数  $f_{v}$  (off) を示す。提案ゲート駆動回路は、そのより速いスイッチング能力にもかかわらず、従来のゲート駆動回路とほぼ同じ最大サージ電圧  $V_{dmax}$ および電圧リンギング特性を示しており、スイッチングノイズ特性の悪化は見られていない。ただし、提案ゲート駆動回路ではドレイン電圧変化率 dV / dt (off) がわずかに増加したため、次節で示すように、ノイズ特性に対する dV / dt の影響を実験的に評価することとする。

実験結果により,提案ゲート駆動回路はスイッチングノイズの増加を回避しながらスイッチング遅 延時間を短縮させ,高速スイッチングと低ノイズスイッチングを両立できることを確認した。提案ゲ ート駆動回路によりターンオフ損失の低減は実現されないが,遅延時間を短縮できているのでデッド タイムの短縮やスイッチングの高周波化が可能となる。将来的にはスイッチングの高周波化により, フィルタの小型軽量化やモータ損失の低減などで有利に働くこととなる。



 $t_{d(off)}$ :190 ns (Proposed), 284 ns (Conventional)  $E_{off}$ : 2.397 mJ (Proposed), 2.403 mJ (Conventional)  $f_{v(off)}$ : 27.4 MHz (Proposed), 26.7 MHz (Conventional)  $\delta$ : 0.655 (Proposed), 0.703 (Conventional)

```
図 3.21 ターンオフスイッチング波形の比較
```



図 3.22 ターンオフスイッチング特性の比較





図 3.23 ターンオフスイッチングノイズ特性の比較

#### 3.5.4 ダイオードターンオフ特性

図 3.24 に 400 V, 100 A, および  $T_c = 100$  °Cにおけるダイオードのターンオフ波形を示す。提案ゲート駆動回路ではダイオードターンオフ損失  $E_{rr} = 0.24$  mJ であるのに対し、従来ゲート駆動回路では  $E_{rr} = 0.26$  mJ である。図 3.25 に 400 V でのドレイン電流に対する  $E_{rr}$ を示す。

図 3.26 にダイオードターンオフ時の電圧変化率 dV / dt (rr) と電圧リンギング周波数 f<sub>v (rr)</sub> を示す。提 案ゲート駆動回路と従来ゲート駆動回路との間には、ダイオードターンオフ特性に関して大きな違い は見られなかった。通常、より速いターンオン能力はダイオードスイッチング時のサージ電圧やリン ギングを悪化させるリスクを生じる。しかしながら、実験結果により提案ゲート駆動回路がダイオー ドスイッチング特性の悪化を回避することができることを確認した。



 $E_{\rm rr}$ : 0.244 mJ (Proposed), 0.258 mJ (Conventional)  $f_{\nu(\rm rr)}$ : 28.2 MHz (Proposed), 28.2 MHz (Conventional)  $\delta$ : 0.243 (Proposed), 0.227 (Conventional)

図 3.24 ダイオードターンオフスイッチング波形の比較



図 3.25 ダイオードターンオフ損失の比較



図 3.26 ダイオードターンオフノイズ特性の比較

#### 3.5.5 スイッチングノイズ特性とトータルスイッチング損失

図 3.27 に、図 3.15 および 3.17 に示した試験設定において測定された 100 MHz までの放射スイッチ ングノイズの周波数スペクトルを示す。試験条件は、E = 400 V,  $I_d = 100$  A,  $T_c = 約 23$  °C,  $V_{cc} =$ 18 V である。提案ゲート駆動回路と従来ゲート駆動回路はほぼ同様のノイズ周波数スペクトルを示す 結果となった。スイッチング損失やスイッチング遅延時間を低減する提案ゲート駆動回路について、 放出ノイズに関して重大なデメリットは認められなかった。さらに、提案ゲート駆動回路は図 3.27 に おいて赤い丸でマークされた特定の周波数に対して、従来ゲート駆動回路よりも低い放出ノイズを示 す結果となった。対照的に、提案ゲート駆動回路は、図 3.27 において青い丸でマークされた特定の周 波数に対してわずかに高い放射ノイズを計測した。これらの周波数はスイッチング時のリンギングの 高調波であることがわかる。提案したゲート駆動回路のより小さな減衰係数が結果に影響を与えたと 考察される。しかしながら、dV/dt に関連するスペクトル帯域の 15 MHz 以下の領域では大きな差異は 見られなかったことから,提案ゲート駆動回路のより大きな電圧変化率 dV/dt は,放射ノイズに重大な 悪影響を及ぼさなかったことがわかる。

図 3.28 にスイッチング1回当たりの総スイッチング損失を示す。図 3.28 に示されるように、提案ゲート駆動回路は、従来ゲート駆動回路損失と比較して、総スイッチング損失を約 12%減少させる効果 を得ることができた。ターンオフ損失やダイオードターンオフ損失は提案ゲート駆動回路と従来ゲー ト駆動回路とで大きな差は見られず、前節までの議論、設計通りの実験結果が得られた。また、提案 ゲート駆動回路の目的通り、ドレイン電流遷移期間完了後のスイッチング損失 *E*on2 を削減することが できた。さらに、*E*onもドレイン電流の値が大きくなると減少しているので、提案ゲート駆動回路に損 失削減効果があったことを示している。しかし、*E*onの削減は提案ゲート駆動回路の主たる対象ではな いのでスイッチングノイズに悪影響がある場合は、無理に *E*on を削減する必要はない。

本節で示した実験結果は、提案ゲート駆動回路が放射スイッチングノイズを増加させることなくス イッチング損失低減効果を持つことを明らかにした。つまり、提案ゲート駆動回路によって電力変換 器のノイズフィルタの大型化を回避しながら、冷却システムの小型化、あるいは出力電力の向上を実 現できる能力を検証することができた。



図 3.27 放射スイッチングノイズ特性の比較



図 3.28 スイッチング損失の比較

## 3.6 インバータ特性の評価

本節では、提案ゲート駆動回路を適用した試作 SiC-MOSFET インバータの評価結果を示す。

図 3.29 と図 3.30 にインバータの損失とノイズを評価するための試験装置構成を示す。誘導性負荷を 使用してインバータの損失を評価した。インバータの出力電流は最大定格電流 60 Arms まで変化させ て評価した。各相の負荷インダクタンスは約 100  $\mu$  H, 負荷抵抗は約 0.97  $\Omega$ とした。したがって,最 大インバータ出力電力は約 10 kW となった。インバータの出力周波数は約 666 Hz とした。また、イン バータからの放射ノイズを評価し、さらに負荷をモータとした時のコモンモード電流も測定した。モ ータ速度は 20,000 rpm、モータ極数は 4 極なので、インバータ出力周波数は約 666 Hz であった。20,000 rpm でのモータ駆動中、インバータ出力電圧は約 148 V<sub>rms</sub>、インバータ出力電流は約 1.65 A<sub>rms</sub>、インバ ータ出力電力は約 330 W であった。モータが無負荷であるため、出力電力および電流は誘導性試験で の試験中のものより小さくなった。インバータ出力を大きくした時の特性は誘導性負荷にて評価し、 モータ駆動した時のコモンモードノイズ特性評価のためにモータ負荷による評価を実施した。インバ ータの動作条件は、直流電源電圧  $V_{dc}$  = 400 V, スイッチング周波数  $f_{sw}$  = 20 kHz, およびデッドタイム  $t_{d}$  = 3  $\mu$  s とした。

提案ゲート駆動回路と従来ゲート駆動回路を用いたインバータ損失の比較評価結果を図 3.31 に示す。 測定されたインバータ損失には、制御基板損失を除くインバータ主回路の電力損失が全て含まれてい る。図 3.32 に試作 SiC-MOSFET インバータにおける提案ゲート駆動回路および従来ゲート駆動回路と の放射ノイズ放射の比較結果を示す。図 3.33 にモータ駆動試験において測定されたコモンモード電流 の比較結果を示す。



LR load: Inductive load consists of inductors and resistors,  $i_{cm}$ : Common mode current.



図 3.30 SiC インバータの評価試験構成写真

図 3.31 に示すように、提案ゲート駆動回路は最大出力電流においてインバータ損失を約 7%低減し ており、提案ゲート駆動回路の低損失性能をインバータ動作でも確認することができた。さらに、図 3.32 に示す放射ノイズの比較試験結果から、提案ゲート駆動回路はインバータの放射ノイズに大きな 悪影響を与えていないことが確認された。28 MHz 付近のスペクトル成分はスイッチング時のリンギン グ周波数によるものと判断され、14.2 MHz の成分はダイオードのターンオフ時の電圧変化によって発 生していることがわかる。提案ゲート駆動回路のターンオフ時の従来ゲート駆動回路より高い電圧変 化率は、インバータ動作における放射ノイズに重大な影響を及ぼさなかったことがわかる。図 3.33 に 示すコモンモード電流の比較結果からも、提案ゲート駆動回路で駆動したインバータは従来ゲート駆 動回路で駆動したインバータと比較して、コモンモード電流に大きな影響を与えないことが確認され た。この結果は、提案ゲート駆動回路を使用した場合に伝導性ノイズの放出も悪化しないことを示し ている。

本節の評価試験結果により,提案ゲート駆動回路がインバータのノイズ放出を悪化させることなく インバータの損失を低減させることが可能であることを確認した。つまり,提案ゲート駆動回路によ ってインバータのノイズフィルタの大型化を回避しながら,冷却システムの小型化,あるいは出力電 力の向上を実現できることを検証することができた。



図 3.32 SiC インバータ放射ノイズの比較



図 3.33 SiC インバータコモンモード電流の比較

## 3.7 高電力密度化への影響評価

本節では、本検討で提案するゲート駆動回路の損失低減効果により、どの程度電力変換器の高電力 密度化が可能か評価する。前節までに提案・検証してきたとおり、提案したゲート駆動回路はスイッ チングノイズの増大を回避しながらスイッチング損失の低減を可能とした。さらに、評価用試作 SiC インバータの定格出力において、インバータからの放出ノイズの増大を回避しながら、インバータ損 失を7%削減することを達成した。この結果から、提案ゲート駆動回路により、インバータのノイズフ ィルタの大型化を回避しながら、冷却システムを7% 小型軽量化、あるいは冷却システムをそのまま に出力電力の向上が可能であるといえる。試作インバータの定格出力を10 kW とすると、提案ゲート 駆動回路適用のインバータ効率は約 97.79 %、従来ゲート駆動回路適用のインバータ効率は約 97.62 % であり、式(6)(7)から算出される電力密度は提案ゲート駆動回路適用のインバータス % 向上できるこ とになる。

また,提案ゲート駆動回路によるとスイッチング損失の低減に加えて,スイッチング遅延時間の短 縮も可能となる。これにより,インバータにおけるデッドタイムの短縮も可能となり,逆方向電流導 通時の導通損失の低減も可能となる。このデッドタイム短縮能力の拡大は,後述する逆並列 SBD レス 構造を適用する電力変換器においてその導通損失低減効果をより大きくできることになる。また,提 案ゲート駆動回路の高速・低損失かつ低ノイズスイッチング能力はスイッチングの高周波化も後押し する。スイッチング高周波化の選択を取ったとしても,冷却器の大型化を抑制しながら,ノイズフィ ルタ構成要素の小型軽量化を図ることが可能となる。これらにより,さらなる電力変換器の高電力密 度化を達成することが可能となる。

### 3.8 まとめ

本章では、SiC-MOSFET のスイッチング損失の低減が可能なゲート駆動回路を提案した。 SiC-MOSFET のスイッチング動作を解析し、スイッチング特性改善のためゲートブースト回路とスピ ードアップコンデンサを持つゲート駆動回路を提案した。提案ゲート駆動回路を試作してスイッチン グ特性の詳細評価を実施した。スイッチング損失に加えて、スイッチング時の電圧変化率、電流変化 率、サージ電圧、ピーク電流、リンギング周波数、リンギング減衰率、放射ノイズなどを計測して、 スイッチングノイズを総合的に評価した。評価実験結果から、提案ゲート駆動回路は従来ゲート駆動 回路と比較して、サージ電圧、電流電圧の振動、放射ノイズなどのノイズの増大を回避しながら、よ り高速かつ低損失駆動が可能であることを検証した。

さらに提案ゲート駆動回路を SiC-MOSFET インバータに適用してインバータの試作評価を実施した。 評価試験により,提案したゲート駆動回路はインバータノイズの増大を回避しながら,インバータ損 失を約7%低減することが確認された。提案ゲート駆動回路による損失低減効果は,電力変換器のノイ ズフィルタの大型化を回避しながら冷却システムの小型軽量化,あるいは冷却システムをそのままに 出力電力の向上に繋がり,電力変換器の高電力密度化の達成が可能となる。試作インバータの定格出 力を 10 kW とすると,インバータ電力密度は提案ゲート駆動回路によりおよそ 7.8 % 向上できると試算 された。

提案ゲート駆動回路はチップ抵抗,チップコンデンサなどによる安価で簡易な構成で実現可能であ る。ゲート電圧やドレイン電圧検出回路,比較回路などが不要であるため,回路遅延やノイズによる 誤動作を起こす要素が少なく,次世代パワーデバイスを活用したパワーエレクトロニクス機器に求め られる高速駆動に適していると言える。

以上から、下記のように本章の成果概略をまとめる。

- SiC-MOSFET のスイッチング動作を解析しスイッチング損失の低減が可能なゲート駆動回路を提案 した。
- ・提案ゲート駆動回路は従来駆動方式と比較してノイズの増大を回避しながら、より高速かつ低損失駆動が可能であることを実験により検証した。
- ・提案ゲート駆動回路を適用した SiC-MOSFET インバータの試作評価を実施して、提案ゲート駆動回路はインバータノイズの増大を回避しながら、インバータ損失を約7%低減できることが確認された。これにより、従来駆動回路と比較して冷却システムを7%小型軽量化、あるいは冷却システムをそのままに出力電力の向上が可能となる。
- 試作インバータの定格出力を 10 kW とすると、式(6)(7)から算出される電力密度は提案ゲート駆動回路によりおよそ 7.8%向上できると試算された。
- 提案ゲート駆動回路は安価で簡単に実現可能である構成とすることができた。
- ゲート電圧やドレイン電圧検出回路,比較回路などが不要であるため,回路遅延やノイズによる誤動 作を起こす要素が少なく,次世代パワーデバイスの高速駆動に対して親和性が高い回路とすることが できた。

# 第4章

# 電力変換器導通損失低減の検討

本章では、まず SiC-MOSFET 適用インバータから逆並列 SiC-SBD を削除することが、インバータ損 失とノイズ・電磁干渉(EMI)問題に重大な悪影響を与えないことを検証する。続いて、逆並列 SBD レス構造の SiC インバータが逆並列 SBD を持つ従来の SiC インバータより損失の点で優位性を持つ条 件を明らかにするための評価指標、設計指針を提案する。さらに、理論解析と設計指針の妥当性を試 作 SiC インバータによる実験結果で検証し、電力変換器の高電力密度化に与える効果を評価する。

## 4.1 SiC-MOSFET 逆並列 SiC-SBD に関する技術動向と課題

本節では,SiC-MOSFET に逆並列接続される SiC-SBD の削除による電力変換器の高電力密度化を検討するために,まず逆並列 SiC-SBD に関連する技術動向の整理を行う。

SiC-MOSFET は前述してきたとおり、高速および低損失のスイッチング特性、低オン抵抗、および 高耐電圧など、電力変換器の高電力密度化を狙う上で有効な特性を有している。しかしながら、ワイ ドバンドギャップ半導体である SiC-MOSFET はボディダイオードの順方向電圧降下がシリコンデバイ スより大きくなるため、逆方向電流導通のために逆並列 SiC-SBD を内蔵するパッケージが多い。SiC インバータに逆並列 SiC-SBDを適用する主な理由はさらに2つ挙げることができる。1つ目は、MOSFET のボディダイオードは PiN ダイオードとなるのでリカバリ電流とリカバリ損失が発生するため、損失 増加とノイズ・EMI の問題が懸念されるからである。しかし、SiC-MOSFET のボディダイオードのリ カバリ損失は、Si-MOSFET のものよりもはるかに小さいことが報告されている<sup>(122-124)</sup>。2 つ目の理由 は、ボディダイオードを流れる電流が SiC-MOSFET の長期信頼性を劣化させる危険性があるからであ る<sup>(125)</sup>。そのため、市販の SiC-MOSFET モジュールの中には逆並列 SBD を含むものが多くある。しか し、最近の研究では、最新の SiC デバイスが劣化することなく 1,000 時間の耐久試験に耐えることがで きるなどの報告<sup>(126)</sup>がなされており、長期信頼性に関する問題は解決される傾向にあるといえる<sup>(126-129)</sup>。 東芝や日立などの国内電機メーカからも SiC-MOSFET のボディダイオード通電による劣化特性に関す る検討結果が報告されており、初期の結晶欠陥を抑制することができればボディダイオード通電による長期信頼性劣化も抑制することができると報告されている<sup>(127-129)</sup>。

一方, SiC 適用電力変換器サイズとコスト削減のために逆並列 SiC-SBD を削除することも報告され ている<sup>(128)</sup>。逆並列 SiC-SBD 削除による SiC-MOSFET 逆導通損失の増加を避けるために, SiC-MOSFET ボディダイオードの導通期間をできるだけ短くすることが逆並列 SiC-SBD 削除の後押しとなるといえ る。一般に MOSFET 適用電力変換器に広く使われている同期整流駆動が適用されている場合,ボディ ダイオードはデッドタイムの間だけ逆方向電流を通電することになりボディダイオードの逆導通損失 を減らすことができるため,逆並列 SiC-SBD を取り除くことによるデメリットを減らすことが可能と なり,その効果が報告されている<sup>(130-134)</sup>。さらに,逆並列 SiC-SBD レス構造にとっては SiC-MOSFET ボディダイオードが逆方向電流を通電せざるを得ないデッドタイムの短縮もより重要となる。これま でにアクティブゲート駆動回路など,ノイズ放出を増やすことなく高速スイッチングを可能とする技 術が検討されてきており,デッドタイム短縮の有効な手段となっている<sup>(135-142)</sup>。前章でも述べたとお り,スイッチングスピードとスイッチングノイズの間にはトレードオフがある<sup>(143)</sup>。逆並列 SBD レス SiC-MOSFET のためにデッドタイムを最小限に制御するアクティブゲート駆動回路の報告もされてい る<sup>(144)</sup>。

逆並列 SiC-SBD レス構造を達成するためには逆導通損失とスイッチング特性に及ぼす逆並列 SiC-SBD 削除の影響を総合的に検証することが必要である。SiC-MOSFET のボディダイオードについ ては、その使用に関する懸念から多くの研究が報告されている<sup>(145, 146)</sup>。SiC-MOSFET と Si-MOSFET のリカバリ特性を比較検討した結果、SiC-MOSFET のリカバリ電流と損失は、Si-MOSFET のリカバリ 電流と損失よりも小さいことが報告されている<sup>(147-149)</sup>。SiC-SBD と SiC-MOSFET ボディダイオードの 比較評価も報告されている<sup>(146)</sup>。逆並列 SiC-SBD レス構造は、従来のシリコンパワーデバイス程度の スイッチングスピードのアプリケーションでは推奨できるが、より高速スイッチングが求められるア プリケーションでは、SBD レス構造の採用においては特別な注意が必要であることが報告されている<sup>(146)</sup>。

しかし、これまでの研究では、逆並列 SiC-SBD を持たないインバータが逆並列 SiC-SBD を持つイン バータよりも有利な条件を明確にする方法は検討されていない。逆並列 SiC-SBD の削除がスイッチン グノイズ特性と EMI 問題に与える影響についての研究も報告されていない。本章では、逆並列 SiC-SBD の削除が、SiC-MOSFET 適用インバータの導通損失、スイッチング特性、およびノイズ・EMI 特性に 与える影響について詳細に分析・評価して、逆並列 SiC-SBD 削除を可能とする条件を明らかにする。 さらに、逆並列 SiC-SBD レス構造を実現するための設計基準を明確にしていく。逆並列 SiC-SBD 削除 が可能であることを示した上で、逆並列 SiC-SBD を削除したスペースに SiC-MOSFET を追加接続する ことにより、導通損失低減を実現し電力変換器の高電力密度化を達成する。

62

## 4.2 損失評価

#### 4.2.1 導通損失評価

本項では、逆並列 SiC-SBD の有無による導通損失について比較評価して、逆並列 SBD レス構造に大 きなデメリットが無いことを示し、後に述べる逆並列 SBD レス構造の設計指針提案のために特性の差 異を明確にする。逆並列 SiC-SBD は MOSFET の順方向導通時に導通することはないので,逆並列 SiC-SBD の有無が MOSFET の定常状態での順方向導通特性に影響を与えることはない。よって、逆方 向電流導通時の逆方向導通特性のみを検討対象とすればよい。図4.1は、同期整流適用時の逆並列 SBD の有無による SiC-MOSFET の逆導通特性を比較したものである。同期整流が適用される場合, SiC-MOSFET のボディダイオードは、デッドタイムの間を除いて逆方向電流を導通する機会はほとん どない。逆導通特性は、大きく領域 I、II、および III の3つの領域に分けることができる。最小電流領 域Iでは、すべての逆方向電流が MOSFET チャネルのみを流れるため、逆並列 SBD の有無によって逆 導通特性に違いが生じることはない。電流領域Ⅱでは、電圧降下が逆並列 SBD の閾値を超えてくる領 域になり、逆並列 SBD が有る場合には逆並列 SBD および MOSFET チャネルが逆方向電流を共有する 領域となる。つまり、逆並列 SBD が有る場合の方が、逆並列 SBD が無い場合よりも、逆導通損失が 小さくなってくる領域になる。最大電流領域 III では、さらに電圧降下が大きくなり、逆並列 SBD が ないものの MOSFET ボディダイオードも逆方向電流を導通し始める。さらに、逆方向電流が増えてい けば、逆並列 SBD が有るものでも MOSFET ボディダイオードの閾値を超えてボディダイオードが導 通することもあり得るが、MOSFET ボディダイオードの閾値は大きく、現実的にはあり得ない。よっ て,逆導通損失は領域 II および III で,SBD の削除によって増加することになる。前章で述べた長期 信頼性の問題もあるので、ボディダイオードの閾値を超えるような大電流を流し、領域Ⅲに至るよう な使用方法は現実的には避けるべきと考えられる。逆導通特性に関する特性比較結果は各導通条件に 対して下記のようにまとめられる。

・デッドタイム期間中:逆並列 SiC-SBD 削除により導通損失が増加する。

・小電流領域I:全ての逆導通電流が MOSFET チャネルを導通するので,逆並列 SiC-SBD を削除する ことによるデメリットは生じない。

・中間電流領域 II: 逆並列 SiC-SBD がある場合は,逆並列 SiC-SBD が導通して導通損失を低減するので,逆並列 SiC-SBD を削除すると逆導通損失が増加する。

・大電流領域 III: 逆並列 SiC-SBD を削除した場合に, MOSFET のボディダイオードが導通する領域になる。領域 II と同様に SBD レス構造採用により導通損失が増加する領域となる。



図 4.1 逆並列 SiC-SBD 有無による逆導通特性の比較(同期整流適用時)

#### 4.2.2 スイッチング損失評価

本項では、逆並列 SiC-SBD の有無によるスイッチング損失について比較分析して、逆並列 SBD レス 構造のメリットとデメリットを整理する。その上で、後述する逆並列 SBD レス構造の設計指針の提案 に繋げる。

図 4.2 に、本章におけるスイッチング特性の分析・評価のためのダブルパルステスト回路の回路構成 図を示す。この回路は、下アーム SiC-MOSFET と上アームダイオードのスイッチング特性を評価する ためのものである。分析に用いた簡易等価回路を図 4.3 に示す。スイッチング近似波形とスイッチング 遷移を図 4.4、図 4.5 に示す。ターンオン遷移は期間[i]から[iv]の 4 段階に、ターンオフ遷移も期間[iv] から[i]に戻る 4 段階に分けることができる。

期間[i]:デッドタイム期間中の上アーム逆導通期間

図 4.4 (a) は下アーム MOSFET がオフの状態で、上アームダイオードが逆方向に負荷電流を導通 している状態(期間[i]) から始まる。ゲートドライバ<sub>vg</sub>の電圧出力は, t0 において MOSFET のターン オン指令であるハイレベルに上昇する。ゲート駆動回路によりゲート容量の充電が開始されて、 MOSFET のゲート電圧 v<sub>gs</sub>が上昇を始める。v<sub>gs</sub>がゲート閾値電圧 V<sub>th</sub>より低いので下アーム MOSFET はオフ状態のままで、全ての負荷電流は上アームダイオードを導通している。 期間[ii]:上アームから下アームへの転流期間(下アーム MOSFET ターンオン)

t1 で MOSFET のゲート電圧 vgs がゲート閾値電圧 Vth を超えるので、下アーム MOSFET のチャネル が開いて負荷電流を導通し始め、期間[ii]の電流転流期間に入る。vgs の上昇に伴ってドレイン電流 id 増加し、相反するように上アーム逆方向電流 iF は減少していく。この期間[ii]中は id と iF の変化の分だ け下アーム MOSFET のドレイン電圧 vds と上アームダイオードのアノードカソード電圧 vKA が変化する
が、この期間中の電圧変化はスイッチング特性を分析する上では無視することができる。したがって、 期間[ii]の転流期間中には逆並列 SBD の有無によってスイッチング特性に差異は生じない。 期間[iii]:電圧遷移期間(下アーム MOSFET ターンオン)

12 で負荷電流の上アームから下アームへの転流が完了し、上アームダイオードがターンオフし始め るので、下アーム出力容量の放電と上アーム出力容量の充電が開始され、 $v_{ds}$ と $v_{KA}$ の大きな変化が始 まる期間[iii]に入る。逆並列 SBD が削除されている場合は、期間[iii]における $c_{AK1}$ と $c_{AK2}$ の充放電電流 は無くなるが、上アーム MOSFET ボディダイオードの回復電流は下アームの出力容量を通って流れる こととなる。負荷の寄生容量成分の充電電流は無視する。期間[iii]中の下アーム MOSFET のターンオ ン損失は、式 (27)で計算することができる。 $\Delta E_{on}$ は逆並列 SBD の有無によるターンオン損失の差で、 式 (28) のように定義する。 $\Delta E_{on}$ が正の場合、ターンオン損失は逆並列 SBD を除去することによって 減少し、逆に $\Delta E_{on}$ が負の場合は逆並列 SBD の削除によりターンオン損失が増加することを意味する。  $C_{AK}$ は、 $v_{KA}$ または $v_{ds} = E$ における逆並列 SBD の削除によりターンオン損失が増加することを意味する。  $C_{AK}$ は、 $v_{KA}$ または $v_{ds} = E$ における逆並列 SBD の出力容量と定義する。 $Q_{rr}$ は MOSFET のボディダイオ ードのリカバリ電荷と定義する。 $\Delta E_{on}$ は下アーム $c_{AK}$ 充電エネルギーの損失、上アーム $c_{AK}$ 充電電流に よる損失、および上アームボディダイオードリカバリ電流による損失の 3 つの要素で構成されている ことがわかる。 $\Delta E_{on}$ は $c_{AK}$ が増加するにつれて増加し、反対に $\Delta E_{on}$ は $Q_{rr}$ が増加するにつれて減少す る。 $C_{AK}$ は固定値だが、 $Q_{rr}$ は接合部温度が上昇するにつれて、またはダイオードの順方向電流が増加 するにつれて増加する。したがって、逆並列 SBD を削除すると、小さな電流および低い温度条件の下 でターンオン損失が減少する傾向となることがわかる。

期間[iii]中のハイサイドダイオード  $E_{rr}$ のターンオフ損失は,式(29)で計算できる。 $\Delta E_{rr}$ は逆並列 SBD が有る場合と無い場合の  $E_{rr}$ の差で,式(30)で定義される。 $\Delta E_{rr}$ が正の場合,ダイオードのター ンオフ損失は逆並列 SBD を除去することによって減少し,逆に $\Delta E_{rr}$ が負の場合は逆並列 SBD を除去す ることにより損失が増加することを意味する。 $\Delta E_{rr}$ は  $c_{AK}$ 電荷による損失とボディダイオードのリカバ リ電荷による損失の 2 つの要素で構成される。 $c_{AK}$ が増加するにつれて $\Delta E_{rr}$ が増加し,逆に  $Q_{rr}$ が増加 すると $\Delta E_{rr}$ は減少することがわかる。したがって,逆並列 SBD を削除すると、小電流あるいは低温度 条件下では損失  $E_{rr}$ を低減することが可能となることがわかる。

期間[iv]:下アーム MOSFET オン,上アームダイオードオフの状態

電圧遷移期間はt4 で終了する。厳密には、 $v_{gs}$ の上昇によって下アーム MOSFET のオン抵抗  $r_{on}$ が僅かに減少していくので、 $v_{ds}$  と  $v_{KA}$  は僅かに変化するが、スイッチング特性の分析においては無視することができる。

<u>期間[v]:電圧遷移期間(MOSFET ターンオフ)</u>

t6 で電圧  $v_g$ が下アーム MOSFET のターンオフ指令を意味する Low レベルに降下し、ターンオフ動 作が始まる。 $v_{gs}$ が減少を始め t7 でミラー電圧に到達してドレイン電圧の変化が始まる。つまり、下ア ーム出力容量の充電と上アーム出力容量の放電が開始される。逆並列 SBD が除去されている場合、期 間[v]中の  $c_{AK1}$ または  $c_{AK2}$ の放電または充電電流は無くなる。下アーム MOSFET のドレイン電流  $i_d$ は チャネル電流  $i_{ch}$ と下アーム出力容量の充電電流で構成されることとなる。よって、期間[v]中のローサ イド MOSFET のターンオフ損失は、式(31) で計算することができる。 $\Delta E_{off}$ は逆並列 SBD の有無に よるターンオフ損失の差であり、式(32) で定義する。 $\Delta E_{off}$ は、ローサイド  $c_{AK}$ 充電電流による損失 で構成されている。Δ*E*<sub>off</sub>は常に正であり、これは MOSFET のターンオフ損失が逆並列 SBD を除去す ることによって常に減少することを意味している。しかし、電荷の流通経路抵抗 *R*<sub>chg</sub> および出力容量 *c*<sub>AK</sub> は非常に小さいので、逆並列 SBD の有無による差は非常に小さくなる。期間 [v] の間に *c*<sub>AK</sub> に充 電されたエネルギーは、式 (28) に表されるように次のターンオン動作の間に消費される。また、逆 並列 SiC-SBD の削除により出力容量が削減されるので、期間[v]中の電圧変化率は大きく、遷移期間は 短くなる傾向があると考えられる。つまり、大きな電圧変化率によるスイッチングノイズの増大と短 い遷移期間によるスイッチング損失の低減の双方の効果があると考えられる。さらに、回路の寄生イ ンダクタンス成分に蓄えられたエネルギーがサージ電圧を生じさせるが、逆並列 SBD レス構造は出力 容量が小さくなる分サージ電圧最大値が高くなる可能性がある。しかし、次節で議論する通り、逆並 列 SBD レス化により配線抵抗成分が大きくなる現象も起こるので、配線インダクタンスに蓄えられた エネルギーの消費を速めること、充電回路時定数が大きくなることから、サージ電圧を小さく抑える 要素も同時に持つこととなる。詳細のノイズ特性の分析と評価は次節以降行うこととする。 期間[vi]:下アームから上アームへの電流転流期間 (MOSFET ターンオフ)

上アームダイオード電圧 v<sub>KA</sub>がダイオード順方向閾値電圧を超えることで, 19 に上アームダイオード がターンオンして負荷電流を導通し始める。ゲート電圧 v<sub>gs</sub>が低下するに伴ってドレイン電流 i<sub>d</sub> も減少 していく。上アーム v<sub>KA</sub>と下アーム v<sub>ds</sub>は i<sub>F</sub>と i<sub>d</sub>が変化するにつれて,その電圧降下分が変化するが, 期間[vi]中の電圧変化はスイッチング特性の分析においては無視できるほど小さい。よって,逆並列 SiC-SBD の有無によるスイッチング特性の差異は期間[vi]中には生じない。

上記のスイッチング特性の分析によれば,SiC インバータから逆並列 SiC-SBD を除去することは, 電圧遷移期間[iii]および[v]中のスイッチング特性のみに差を生じることとなり,スイッチング損失を低 減するというプラスの効果をもたらす傾向を持つことがわかる。

本節での分析結果を以下のようにまとめる。

・逆並列 SiC-SBD の有無によるスイッチング特性の差異は、スイッチング時の電圧変異期間[iii][v]のみに生じる。

・逆並列 SiC-SBD レス構造の出力容量削減効果により、スイッチング遷移期間は短くなる。

・逆並列 SiC-SBD の削除により、小電流、低温度環境でスイッチング損失が低減される傾向となる。 逆並列 SiC-SBD の削除によるスイッチング損失の増減は、SBD レス構造の小出力容量によるメリット とボディダイオードのリカバリ電流によるデメリットのバランスによって決定される。

$$E_{\text{on}[\text{iii}]} = \int_{t2}^{t4} \left\{ r_{\text{on}(v_{\text{gs}})} \times \left[ I_{\text{L}} + i_{\text{rr}} + \frac{d}{dt} (c_{\text{oss1}(v_{\text{KA}})} + c_{\text{AK1}(v_{\text{KA}})} + C_{\text{L}}) \times v_{\text{KA}} + \frac{d}{dt} (c_{\text{oss2}(v_{\text{ds}})} + c_{\text{AK2}(v_{\text{ds}})}) \times v_{\text{ds}} \right]^2 \right\} dt$$
(27)

$$\Delta E_{\rm on} = E_{\rm on(with SBDs)} - E_{\rm on(without SBDs)} \cong \frac{1}{2} \times C_{\rm AK} \times E^2 + \frac{r_{\rm on(v_{gs})}}{\Delta t_{[\rm iii]}} (C_{\rm AK} \times E)^2 - \frac{r_{\rm on(v_{gs})}}{\Delta t_{[\rm iii]}} Q_{\rm rr}^2$$
(28)  

$$\sum_{\rm Loss of \ C_{\rm AK} \ charge \ energy} \sum_{\rm Loss \ with \ C_{\rm AK} \ charge \ current} \sum_{\rm Loss \ with \ recovery \ current} \sum_{\rm Loss \ with \ recovery$$

$$E_{\rm rr} = \int_{t2}^{t4} \left[ \left\{ i_{\rm rr} + \frac{dv_{\rm KA}}{dt} \left( c_{\rm oss1}(v_{\rm KA}) + c_{\rm AK1}(v_{\rm KA}) \right) \right\} \times v_{\rm KA} \right] dt \tag{29}$$

$$\Delta E_{\rm rr} = E_{\rm rr}(\text{with SBDs}) - E_{\rm rr}(\text{without SBDs}) \cong C_{\rm AK} \times E^2 - Q_{\rm rr} \times E$$
(30)  
Loss with  $C_{\rm AK}$  charge Loss with recovery charge

$$E_{\text{off}[v]} = \int_{t7}^{t9} \left\{ r_{\text{on}(vgs)} \times i_{\text{ch}}^2 + R_{\text{chg}} \times \left[ \frac{d}{dt} \left\{ (c_{\text{oss2}(v_{\text{ds}})} + c_{\text{AK2}(v_{\text{ds}})}) \times v_{\text{ds}} \right\} \right]^2 \right\} dt$$
(31)

$$\Delta E_{\rm off} = E_{\rm off(with SBDs)} - E_{\rm off(without SBDs)} \cong \frac{R_{\rm chg}}{\Delta t_{\rm [v]}} (C_{\rm AK} \times E)^2$$
(32)

Eon[iii]: Turn-on loss of MOSFETs during period [iii],

 $r_{\text{on }(vgs)}$  : On-state resistance of MOSFETs,

*i*<sub>rr</sub>: Recovery current of MOSFET body diodes,

 $\Delta E_{on}$ : Turn-on loss advantage of MOSFETs without SBDs over those with SBDs,

 $E_{\text{on (with SBDs)}}$ : Turn-on loss of MOSFETs with SBDs,

*E*<sub>on (without SBDs)</sub> : Turn-on loss of MOSFETs without SBDs,

 $C_{AK}$ : Output capacitances of SBDs when  $v_{dc}$  or  $v_{KA} = E$ ,

 $\Delta t_{\text{[iii]}}$ : t4 - t2,  $Q_{\text{rr}}$ : Recovery charge of MOSFET body diodes,

 $E_{\rm rr}$ : Diode turn-off loss,

 $\Delta E_{rr}$ : Diode turn-off loss advantage of MOSFETs without SBDs over those with SBDs,

 $E_{\rm rr~(with~SBDs)}$  : Turn-off loss of diodes with SBDs,

 $E_{\rm rr~(without~SBDs)}$  : Turn-off loss of diodes without SBDs,

 $E_{\text{off}[v]}$ : Turn-off loss of MOSFETs during period [v],

 $R_{chg}$ : Resistance of charge current path during period [v],

 $\Delta E_{\rm off}$ : Turn-off loss advantage of MOSFETs without SBDs over those with SBDs,

 $E_{\text{off (with SBDs)}}$ : Turn-off loss of MOSFETs with SBDs,

 $E_{\text{off (without SBDs)}}$ : Turn-off loss of MOSFETs without SBDs,

 $\Delta t_{[v]}$ : t9 - t7.



図 4.2 解析対象とするダブルパルス回路構成図



図 4.3 解析のための簡易等価回路図





 $i_{\rm ch}$ : Channel current of SiC MOSFETs,

 $I_{\rm L}$ : Load current at switching,  $V_{\rm on}$ : On-state drain-Source voltage.

図 4.4 スイッチング近似波形



図 4.5 各スイッチング状態における電流電圧の変化

# 4.3 逆並列 SBD レス構造のための設計指針

本節では、逆並列 SBD レス構造の SiC インバータが逆並列 SBD を持つ SiC インバータに対して、 インバータ損失の面でメリットを持つ条件を明確にして、逆並列 SBD レスインバータのための設計指 針を提案する。本論文では、逆並列 SBD を有するインバータに対する逆並列 SBD レスインバータの 損失優位性を表す評価指標として $\Delta P_{loss}$ を提案する。 $\Delta P_{loss}$ は式(33)によって定義して、設計指標と して使用する。 $\Delta P_{\text{rcond}}$ は、式(34)のように定義し、逆並列 SBD を有するインバータと逆並列 SBD レスインバータとの間の逆導通損失差を示し、SBD レスインバータが逆導通損失において有利な時に 正の値となる。逆導通損失  $P_{rcond}$  は式(35)のように定義される。 $\Delta P_{sw}$ は式(36)で定義するとおり スイッチング損失の差を示し、逆並列 SBD レスインバータがスイッチング損失において有利な時に正 の値を取る。 $\Delta P_{loss}$ は $\Delta P_{rcond}$ と $\Delta P_{sw}$ の2つの要素から構成されることになる。逆並列SBDの有無によっ て、MOSFETの順方向導通特性に差異は生じないため、順方向導通損失を考慮する必要はない。 $\Delta P_{loss}$ が正の場合,逆並列 SBD レス構造の SiC インバータが,逆並列 SBD の有る SiC インバータよりも損 失が小さいことを意味する。逆に ΔPloss が負の場合,逆並列 SBD レス構造の SiC インバータが,逆並 列 SBD の有る SiC インバータよりも損失が増加してしまうことを意味する。式(37)は、式(36)に 式 (28), 式 (30), 式 (32) を代入して得られる。式 (37) を見ると, スイッチング損失における優 劣が、SBDの削除による $c_{AK}$ の低減によるメリットとボディダイオードの $Q_{rr}$ によるデメリットのバラ ンスで決まることを表している。

 $\Delta P_{\rm loss} = \Delta P_{\rm rcond} + \Delta P_{\rm sw} \tag{33}$ 

 $\Delta P_{\rm rcond} = P_{\rm rcond(with \, SBDs)} - P_{\rm rcond(without \, SBDs)}$ 

$$P_{\rm rcond} = f_{\rm out} \times \int_{0}^{2\pi} (r_{\rm on} \times i_{\rm sd}^{2} + v_{\rm Fsbd} \times i_{\rm Fsbd} + v_{\rm Fbd} \times i_{\rm Fbd}) d\theta$$
(35)  
Loss in MOSFET channels Loss in SBDs Loss in MOSFET body diodes

 $\Delta P_{\rm sw} = P_{\rm sw(with \, SBDs)} - P_{\rm sw(without \, SBDs)} = \frac{f_{\rm sw}}{2\pi} \int_0^{2\pi} (\Delta E_{\rm on} + \Delta E_{\rm off} + \Delta E_{\rm rr}) d\theta \tag{36}$ 

$$\Delta P_{sw} \cong \frac{f_{sw}}{2\pi} \int_{0}^{2\pi} \left( \frac{3}{2} \times C_{AK} \times E^{2} + \left( \frac{r_{on(v_{gs})}}{\Delta t_{[iii]}} + \frac{R_{chg}}{\Delta t_{[v]}} \right) \times (C_{AK} \times E)^{2} - \left( \frac{r_{on(v_{gs})}}{\Delta t_{[iii]}} Q_{rr}^{2} + Q_{rr} \times E \right) \right) d\theta$$

$$(37)$$

(34)

Loss with SBDs which means loss reduction advantage of removal of SBDs

Loss with MOSFET body diode recoveries which means loss increase disadvantage of removal of SBDs

 $\Delta P_{loss}$ : Inverter loss advantage of SiC-based inverters without SBDs over those with SBDs,

 $\Delta P_{\rm rcond}$ : Reverse conductive loss advantage of SiC-based inverters without SBDs over those with SBDs,

 $\Delta P_{sw}$ : Switching loss advantage of SiC-based inverters without SBDs over those with SBDs,

 $P_{\text{rcond (with SBDs)}}$ : Reverse conductive loss of SiC-based inverters with SBDs,

P<sub>rcond (without SBDs)</sub> : Reverse conductive loss of SiC-based inverters without SBDs,

Prcond: Reverse conductive loss of SiC-based inverters,

 $f_{\rm out}$ : Inverter output frequency ,

ron: MOSFET on-state resistance,

isd: Reverse current through MOSFET channels,

v<sub>Fsbd</sub>: Forward voltage drop of SBDs,

 $i_{\rm Fsbd}$ : Reverse current through SBDs,

v<sub>Fbd</sub>: Forward voltage drop of MOSFET body diodes,

 $i_{\rm Fbd}$ : Reverse current through MOSFET body diodes,

 $P_{\text{sw} (\text{with SBDs})}$  : Switching loss of SiC-based inverters with SBDs,

P<sub>sw (without SBDs)</sub> : Switching loss of SiC-based inverters without SBDs,

 $f_{sw}$ : Switching frequency.

図 4.6 は提案指標  $\Delta P_{\text{loss}}$ に基づく定性的な比較例を示している。図 4.6 に示されるように、 $\Delta P_{\text{loss}}$ は負荷電流が増加するにつれて減少する傾向を有することになる。これは負荷電流が増加するにつれて逆並列 SBD レス構造の逆導通損失における欠点が増加し、低損失スイッチング特性の利点が減少するためである。仮により高いスイッチング周波数  $f_{\text{sw}}$ を適用すると、逆並列 SBD レスインバータの低損失スイッチングの利点が増大するので、 $\Delta P_{\text{loss}}$ が正である領域が拡張されることになる。ただし、デッド

タイムが同じ値に固定されている場合,  $f_{sw}$ が高くなる程,スイッチング周期に対するデッドタイムの 割合が大きくなってしまい,逆並列 SBD レスインバータの逆導通損失のデメリットが増大して, $\Delta P_{loss}$ が減少してしまうことになる。よって,逆並列 SBD レス構造においては逆並列 SBD を有するインバ ータと比較して,デッドタイムの短縮化がよりさらに重要な意味を持ってくることを意味する。この 特徴は特に図 4.1 中の大電流領域 II と III で大きく表れることになる。また,より高い電源電圧を適用 することは,寄生容量成分を低減し低損失スイッチング損失特性を持つ逆並列 SBD レス構造に有利に 働くため, $\Delta P_{loss}$ が正の領域を拡張することに繋がる。また,より高い力率動作となるような動作条件 の場合,インバータの逆導通期間が短いことを意味するので,逆並列 SBD レスインバータは逆導通損 失における欠点を減らすことができるので, $\Delta P_{loss}$ が正の領域を拡張することに繋がる。一方で,特に 交流から直流への整流変換器として機能するアプリケーション,または整流モードを支配的な動作モ ードとして持つアプリケーションでは,逆並列 SBD レス構造の逆導通特性を慎重に評価する必要が出 てくる。交流から直流への整流動作において,逆並列 SBD を削除することの欠点が大きくなってしま うことになる。

本節で提案する評価指標による分析結果から得られた,逆並列 SBD レスインバータが逆並列 SBD を有するインバータに対して損失優位性を持つ定性的な条件を以下にまとめる。

・小電流出力:逆並列 SBD レス構造の逆導通損失, MOSFET ボディダイオードのリカバリ電流による リカバリ損失,ターンオン損失のデメリットが減少する。

・低温度動作:逆並列 SBD 削除によって生じる MOSFET ボディダイオードのリカバリ電流によるリ カバリ損失,ターンオン損失のデメリットが減少する。

・高電圧直流入力:逆並列 SBD レス構造の出力容量削減効果による低スイッチング損失のメリットが 増大する。

・高周波スイッチング:逆並列 SBD レス構造による低スイッチング損失のメリットが増大する。しか し、スイッチングの高周波化にあわせてデッドタイムの短縮を図らないと、デッドタイム期間中の逆 導通損失増大のデメリットが大きくなってしまう。

・短デッドタイム駆動: MOSFET 適用インバータにおけるデッドタイムの短縮は,逆方向電流導通時 の MOSFTE チャネル導通期間の拡大,ダイオード導通期間の短縮になるので,逆導通損失の低減に繋 がる。逆並列 SBD 構造の場合,デッドタイム期間中は SiC-SBD より電圧降下の大きな MOSFET ボデ ィダイオードが導通することになるので,逆並列 SBD が有るもの比較してデッドタイム短縮による逆 導通損失低減効果は大きくなるといえる。

・高力率運転:逆導通時の電流時間積が小さくなるので,逆並列 SBD 構造による逆導通損失のデメリットが減少する。

72



図 4.6 提案指標 / Ploss の定性的比較

# 4.4 ノイズに関する比較評価解析

本節では、逆並列 SBD の有無によるスイッチング時のリンギングノイズの比較分析を行い、逆並列 SBD の削除がスイッチングノイズ特性を悪化させないことを検証する。図 4.7 (a) に下アーム MOSFET のターンオン、図 4.7 (b) にターンオフ時の等価共振回路を示す。逆並列 SBD を削除すると、共振回 路の静電容量が小さくなるので、共振周波数 f0 が高くなる。さらに、共振周波数が高くなると表皮効 果および近接効果のために高周波抵抗が大きくなり、逆並列 SBD の削除により共振回路の抵抗成分は 大きくなる。共振回路の抵抗成分が大きくなるということは、共振の減衰係数が大きくなることを意 味する。

上記のスイッチング時のリンギングに関する分析によれば、SiC インバータから逆並列 SBD を削除 することは、より大きな減衰、およびより高い共振周波数で、スイッチングによるリンギングノイズ を減少させるというプラスの効果を生み出すことが期待できる。これとは対照的に、前節でも述べた ように逆並列 SBD を削除することで出力容量が削減されるのでスイッチング時の電圧変化率 dV/dt と サージ電圧最大値は増加する可能性がある。逆並列 SBD 削除による高周波抵抗の増加によるサージ電 圧最大値低減効果とのバランスによってサージ電圧最大値が決まることとなる。さらに、MOSFET の ボディダイオードのリカバリ電流が増加するマイナスの効果も内在することになる。これらの効果は、 減衰が大きい場合でもノイズ・EMI 問題を悪化させる危険性がある。したがって、本論文では後述す るように、EMI に対する dV/dt やサージ電圧、リカバリ電流の影響を実験的に評価することとした。

本節でのスイッチングノイズに関する分析結果を以下のようにまとめる。

・逆並列 SBD の削除により、スイッチング時のリンギング周波数は高くなる。

・逆並列 SBD の削除により、スイッチング時のリンギングの減衰係数は大きくなる。

・逆並列 SBD の削除により、電圧変化率 dV/dt は増加する可能性がある。

・逆並列 SBD の削除により、サージ電圧最大値は増加する可能性がある。高周波抵抗成分の増加によるサージ電圧抑制効果とのバランスによる。



(a) Equivalent resonant circuit for low-side turn-

(b) Equivalent resonant circuit for low-side turn-off.

 $f_0$ : Resonant frequency,  $\alpha$ : Damping attenuation of resonant,  $C_{oss}$ :  $C_{oss1}$  and  $C_{oss2}$  when  $v_{KA}$  or  $v_{ds} = E$ ,  $C_{AK}$ :  $c_{AK1}$  and  $c_{AK2}$  when  $v_{KA}$  or  $v_{ds} = E$ ,



# 4.5 スイッチング特性の評価試験

本節では,逆並列 SiC-SBD を持つ SiC-MOSFET パワーモジュールと逆並列 SiC-SBD を持たない SiC-MOSFET パワーモジュールを試作して,それらのスイッチング特性を比較評価することで,前節 までの分析結果の妥当性を検証する。

#### 4.5.1 評価試験セットアップ

図 4.2 にスイッチング特性評価用のダブルパルス試験回路図を示した。図 4.8 に試験装置の写真を示 す。本章でのスイッチング特性の定義を図 4.9 に示す。試験対象のパワーモジュール内部の写真を図 4.10 に示す。ここで使用されている SiC MOSFET パワーモジュールはフル SiC パワーモジュール BSM120D12P2C005 (ROHM, 1200 V / 120 A, 2 in 1 モジュール) である。パワーモジュールはもとも と逆並列 SBD を内蔵する構造であるが、そこから SiC-SBD チップとボンディングワイヤを取り除くこ とによって逆並列 SBD レスパワーモジュールを準備した。パワーモジュールのその他の構造、パッケ ージ、部品、材料、製造プロセスは逆並列 SBD を有するパワーモジュールと全く同じままとした。ど ちらのパワーモジュールも同じゲート駆動回路と同じ条件で駆動した。電波放射ノイズは、RF プロー ブとオシロスコープ (MDO4054B-3, Tektronix) を用いて測定した。試験条件は以下の通りである。 $I_{L}$ は 100 A まで変化させて評価した。パワーモジュールのケース温度  $T_{c}$  = 室温 (約 23 °C) または 100 °C,  $C_{i}$ =200  $\mu$  F, 誘導性負荷は約 100  $\mu$  H,  $V_{cc}$  = 18 V,  $R_{g}$  (on) = 3.0  $\Omega$ ,  $R_{g}$  (off) = 5.1  $\Omega$ とした。







 $\mathcal{V}_{\mathrm{gs}}$  $E_{\rm off}$  $i_{d}$ 10%  $-1/f_{v(off)}$  $V_{\rm dmax}$  $\mathcal{V}_{ds}$  $dV/dt_{(off)}$ 

90%

(a) MOSFET turn-on.

 $\mathcal{V}_{\mathrm{gs}}$ 

 $i_{
m F}$ 

 $\mathcal{V}_{\mathrm{KA}}$ 



(b) MOSFET turn-off.

Logarithmic decrement  $\delta$ 

$$\delta = \frac{1}{2} \ln \left( \frac{A_1}{A_3} \right)$$

Damping factor  $\zeta$ 

$$\zeta = \frac{\delta}{2\pi}$$

(c) Diode turn-off.

 $E_{\rm rr}$ 

 $I_{\rm rp}$ 

 $dV/dt_{(rr)}$ 

 $1/f_{v(\mathrm{rr})}$ 

10%

V<sub>rrmax</sub>

(d) Damping characteristics.

図 4.9 スイッチング特性の定義





(a) Power module with SBDs

(b) Power module without SBDs

図 4.10 試験対象パワーモジュール内部構造

## 4.5.2 スイッチング特性評価結果

逆並列 SBD 有無による MOSFET のターンオン,ダイオードのターンオフ, MOSFET のターンオフ のスイッチング波形の比較を、それぞれ図 4.11、図 4.12、図 4.13 に示す。また、それぞれのスイッチ ングにおける特性の比較を,それぞれ図 4.14,図 4.15,図 4.16 に示す。すべての波形から,スイッチ ング時のリンギングノイズが逆並列 SBD を削除することによって低減されていることを確認すること ができる。この効果は、前節での分析のとおり、逆並列 SBD が有る場合よりも逆並列 SBD レス構造 の SiC-MOSFET の減衰係数が大きいことに起因している。対数減衰係数の計測結果は,逆並列 SBD を 削除することによって約 25~50%増加することを示している。さらに,前節の分析のとおり,共振周 波数は逆並列 SBD を削除することによって上昇することも確認することができた。逆並列 SBD を有 する SiC-MOSFET の共振周波数は約 28 MHz であるのに対し, 逆並列 SBD レス構造の SiC-MOSFET の共振周波数は約 31~37 MHz である。図 4.12 に示すように, SiC-MOSFET のボディダイオードがソ フトリカバリ特性のため、ダイオードターンオフ時の電圧変化率 dV/dt は逆並列 SBD を削除すること で減少する結果となった。前節の分析での懸念に反して、ダイオードターンオフ時は dV/dt もノイズ低 減方向に働く結果となり, さらに SBD 削除を後押しする結果となった。図 4.13, 図 4.16 に示すように, 前節の分析通り, 逆並列 SBD を削除することによって出力容量が小さくなるため, MOSFET ターンオ フ時の電圧変化率 dV/dt, サージ電圧最大値は大きくなる結果となった。後述するノイズ評価試験結果 では、ノイズ放出に対する高速 dV/dt、サージ電圧の影響も評価する。

図 4.11 と図 4.12, 図 4.14, 図 4.15 に示すように,逆並列 SBD の削除により,ピーク電流, MOSFET のターンオン損失  $E_{on}$ ,およびダイオードのターンオフ損失  $E_{rr}$ は,ボディダイオードのリカバリ電流 により,特に高温条件下で増加する結果となった。図 4.13 (a) に  $T_{c} = 23$  ℃でのスイッチング損失 比較結果を示す。図 4.13 (b) に  $T_{c} = 100$  ℃でのスイッチング損失比較結果を示す。図 4.13 (a) に 示すように,逆並列 SBD 有りと無しの SiC MOSFET の低温条件下での総スイッチング損失  $E_{sw}$ は,大 電流領域(約 60A 以上)でほぼ同じ値を示し,より小さな電流領域(約 60A より小さい)では逆並列 SBD を削除することで総スイッチング損失  $E_{sw}$  を低減できていることがわかる。図 4.13 (b) に示す ように,高温条件下のスイッチングにおいては,逆並列 SBD レス構造の SiC MOSFET の総スイッチン グ損失  $E_{sw}$ は,逆並列 SBD を有する SiC MOSFET よりもわずかに大きい結果となった。これらの結果 は、前節で分析した逆並列 SBD 削除のプラス面とマイナス面のバランスによるものであることがわかる。

以上のように,前節の分析とよく一致する結果が実験評価からも得ることができ,分析の妥当性を 実験により検証することができた。







(b)  $T_{\rm c} = 100 \,^{\circ}{\rm C}$ ,  $E = 400 \,{\rm V}$ ,  $I_{\rm L} = 100 \,{\rm A}$ .

 $f_{i(on)}$ : 28.1 MHz (with SBDs), 37.0 MHz (no SBDs)

δ: 0.60 (with SBDs), 1.17 (no SBDs)

図 4.11 MOSFET ターンオン波形の比較



 $E_{\rm fr}$  : 0.15 mJ (with SBDs), 0.19 mJ (no SBDs)  $f_{\rm v(rr)}$  : 27.3 MHz (with SBDs), 35.7 MHz (no SBDs)  $\delta$ : 0.18 (with SBDs), 0.22 (no SBDs)  $dV/dt_{\rm (rr)}$ : 17.4 kV/µs (with SBDs), 13.6 kV/µs (no SBDs)

(a)  $T_{\rm c} = 23 \,^{\circ}\text{C}$ ,  $E = 400 \,\text{V}$ ,  $I_{\rm L} = 100 \,\text{A}$ .

 $\delta_{\nu(rr)}$ : 26.6 MHz (with SBDs), 37.0 MHz (no SBDs)  $\delta$ : 0.21 (with SBDs), 0.17 (no SBDs)  $dV/dt_{(rr)}$ : 20.0 kV/µs (with SBDs), 11.6 kV/µs (no SBDs)

(b)  $T_{\rm c} = 100 \,^{\circ}{\rm C}$ ,  $E = 400 \,{\rm V}$ ,  $I_{\rm L} = 100 \,{\rm A}$ .

図 4.12 ダイオードターンオフ波形の比較



#### 



図 4.17 スイッチング損失の比較試験結果

### 4.5.3 スイッチングノイズ評価結果

本節では逆並列 SBD 有無によるスイッチング時の放射ノイズの比較評価結果を示す。図 4.18 にスイ ッチング試験時に計測したパワーモジュールからの放射ノイズの比較結果を示す。図 4.18 (a) に *T*<sub>c</sub> = 23 ℃,図 4.18 (b) には *T*<sub>c</sub> = 100 ℃における放射ノイズの比較結果を示す。逆並列 SBD を有する SiC-MOSFET モジュールの放射ノイズは約 28 MHz 付近にピークを持ち,一方で逆並列 SBD レス SiC-MOSFET モジュールは約 37 MHz 付近にピークを持っている。これらは、前項で示したスイッチン グ時のそれぞれのリンギング周波数と一致する結果であり、スイッチング時のリンギングノイズが主 要な放射ノイズ源であることがわかる。さらに、逆並列 SBD を削除することにより、ノイズのピーク レベルを低温環境で約 7.6 dB,高温環境で約 4.4 dB 低減することができている。本試験で使用した SiC-MOSFET モジュールの出力容量は直流印加電圧 800 V の条件で、逆並列 SBD が有るもので約 825 pF であり、逆並列 SBD レス構造のもので約 400 pF であるので、逆並列 SBD を削除することで逆並列 SBD の有る SiC-MOSFET と比較して、スイッチング時の共振周波数は理論的には約 1.4 倍程度高くなるこ とになる。本節で示す実験結果は理論的な数値とよく合致していることがわかる。これらの試験結果 から、前節までの分析結果とよく合致しており、分析の妥当性を実機にて検証できたといえる。

また、図 4.18 に示すとおり、逆並列 SBD 有無によらず、約 15 MHz 近傍にもピークを持っており、 逆並列 SBD を削除することでノイズレベルが増大する結果となっている。周波数からこのノイズピー クはダイオードターンオフ時の電圧変化によるものであることがわかる。逆並列 SBD を削除すること で SiC-MOSFET のボディダイオードのリカバリが発生することになり、かつ高温環境ではリカバリ電 流が増加することになるが、図 4.18 (a) と (b) を比較すると高温でノイズレベルが高くなることは なかった。

本論文では、これらのスイッチングノイズの影響をさらに評価するために、次節に示すように SiC インバータによる実験評価を実施する。



図 4.18 スイッチングノイズの比較試験結果

## 4.6 インバータ駆動評価試験

本節では、SiC インバータを駆動して、逆並列 SBD の有無によるインバータの損失特性とノイズ特 性の違いを比較評価する。逆並列 SBD レス構造に関して、次の2点について実験により検証し、逆並 列 SBD レス構造による電力変換器の高電力密度化に繋げる。

・インバータ損失特性に関する前節までの分析が妥当性を持つこと。

本章にて提案する逆並列 SBD レス構造の設計指針,評価指標 ΔP<sub>loss</sub>の妥当性を示すこと。

上記のことから,提案する設計指針・指標を適用することで,インバータ損失特性に悪影響を与 えず逆並列 SBD レス構造の実現が可能であること。

・SiC インバータから逆並列 SBD を削除することが、インバータノイズ特性にに悪影響を与えないこと。

#### 4.6.1 評価試験セットアップ

図 4.19 に評価対象の試作 SiC MOSFET インバータの写真を示す。図 4.20 に実験用試験回路構成を示 す。図 4.21 に試験装置の写真を示す。インバータは、フル SiC パワーモジュール BSM120D12P2C005 (ROHM, 1200 V, 120 A)、ゲートドライバ基板、DC コンデンサ、冷却ファン、ヒートシンクで構成 されている。インバータからの放射ノイズを RF プローブとオシロスコープ (MDO4054B-3, Tektronix) を用いて測定し、伝導ノイズ評価のためにコモンモード電流を測定した。試験条件は次の通り、 $V_{dc}$  = 400 または 500 V、インバータ出力電流  $I_o$  = 60 Arms まで、 $V_{cc}$  = 18 V、 $R_{g (on)}$  = 3.0 Ω、 $R_{g (off)}$  = 5.1 Ωとした。逆並列 SBD 有りと無しのパワーモジュールは、双方とも同じゲートドライバによって同じ 条件で駆動した。誘導性 LR 負荷は、約 100 µH のインダクタと 0.94 Ω(5 つの並列 4.7 Ω抵抗)の抵抗 で構成した。





SiC Module BSM120D12P2C005(ROHM, 1200 V/ 120 A)

Control board is NOT included in this photograph.



図 4.19 試験用 SiC インバータの写真

LR load: Inductive load consists of inductors and resistors,  $i_{\rm cm}$ : Common mode current.

図 4.20 インバータ評価試験装置構成図



図 4.21 インバータ評価試験装置写真

#### 4.6.2 インバータ損失評価結果

図 4.22 は, 異なるいくつかの動作条件下での逆並列 SBD の有無によるインバータ損失の比較結果を 示している。すべての実験結果において,逆並列 SBD レスインバータは,より小さな出力電流で逆並 列 SBD を有するインバータよりも小さな損失となっており,出力電流が大きくなるにつれて逆並列 SBD レスインバータと逆並列 SBD を有するインバータの損失の大小関係が逆転して、より大きな出力 電流においては逆並列 SBD レスインバータの損失は逆並列 SBD を有するインバータの損失より大き くなっていくことがわかる。このように、逆並列 SBD レスインバータと逆並列 SBD を有するインバ ータの損失曲線は交点を持つこととなり、小電流領域では逆並列 SBD レス構造が有利となり、逆に大 電流領域では逆並列 SBD レス構造が不利となる。また、逆並列 SBD 有りと無しのインバータの損失 曲線の交点は、各運転条件に対してそれぞれ異なる点で発生していることがわかる。これは、各運転 条件によって逆並列 SBD レス構造による損失メリットと損失デメリットのバランスが変化しているこ とを示す。図 4.22(a) に示すように、スイッチング周波数 fsw を変化させた場合、損失曲線の交点は スイッチング周波数が高くなるにつれて高い電流で発生している。図 4.22(b) に示すように,直流電 源電圧 V<sub>dc</sub>が増加するにつれてより高い電流で損失曲線の交点が発生している。つまり,逆並列 SBD を有さない SiC-MOSFET インバータが逆並列 SBD を有するインバータに対して損失の面で優位性を持 つ出力電流範囲は、スイッチング周波数をより高く設定するかまたはより高い直流電源電圧を適用す ることによって拡大されることがわかる。これらの結果は、前節での分析のとおりとなっており、分 析の妥当性が実験により検証されたといえる。このように, 逆並列 SBD レス SiC-MOSFET インバータ の設計においては、これらの損失バランスを定量的に評価して、逆並列 SBD 構造の損失メリットが損 失デメリットよりも大きくなる領域を明確にして設計に反映する必要がある。本節では、本論文で提 案する設計指標ΔP<sub>loss</sub>を用いて逆並列 SBD レスインバータの比較評価をして, 逆並列 SBD レスインバ ータが損失優位性を持つ条件と設計指針を明確していく。

図 4.23 は、前節で定義した逆並列 SBD レス構造の SiC-MOSFET インバータの逆並列 SBD を有する SiC-MOSFET インバータに対する電力損失優位性ΔPloss を比較している。すべての条件で逆並列 SBD レスインバータの電力損失優位性ΔPloss の曲線は、出力電流が増加するにつれて減少しており、4.4 節 での分析結果と合致する実験結果となっている。図 4.23 (a) は、異なるスイッチング周波数での逆並 列 SBD レスインバータの電力損失優位性ΔPlossを比較したものである。スイッチング周波数が増加する につれて曲線は右上方向に移動して電力損失優位性を保つ領域を拡大されていることがわかる。この 評価においては、デッドタイムが 1.5 µs に固定されており、逆並列 SBD レス構造における SiC-MOSFET ボディダイオードの導通期間割合はスイッチング周波数 fsw が増加するにつれて増加することになる。 したがって、4.4 節での分析・考察のとおり、逆並列 SBD レスインバータの逆導通損失に関するデメ リットは増大し、逆並列 SBD レスインバータは電流が増加するにつれてその低損失スイッチング特性 のメリットを浪費してしまうことがわかる。これまでの分析・議論のとおり、逆並列 SBD レスインバ ータではデッドタイムの短縮がより重要になってくる。図 4.23 (c) は、異なるデッドタイムにおける 逆並列 SBD レスインバータの電力損失優位性ΔPlossを比較している。固定スイッチング周波数に対して デッドタイムを短く設定すると、曲線は右上方向に移動して電力損失優位性を持つ領域が拡大される ことがわかる。これは逆並列 SBD を有するインバータよりも逆並列 SBD レスインバータの方が、デ ッドタイムを短縮したときの逆導通損失低減効果が大きいことを意味している。図 4.23 (b) は、異な る直流電圧における逆並列 SBD レスインバータの電力損失優位性 $\Delta P_{\text{loss}}$ を比較したものである。直流電 圧を高く設定すると、曲線は右上方向に移動して逆並列 SBD レスインバータが電力損失優位性を持つ 領域が拡大される。図 4.23 (d) は、異なる力率における逆並列 SBD レスインバータの電力損失優位 性 $\Delta P_{\text{loss}}$ を比較したものである。力率が高い場合、曲線は右上方向に移動するので逆並列 SBD レスイン バータが電力損失優位性を持つ領域が拡大されることがわかる。したがって、力率が高いほど、逆並 列 SBD レスインバータの電力損失優位性 $\Delta P_{\text{loss}}$ が大きくなることがわかる。今回の試験では、力率は誘 導性負荷の抵抗値を変えることによって設定した。より高い力率の実験には、抵抗 1.57Ω (3 つの並列 4.7Ω抵抗) と 100 µH インダクタを使用し、より低い力率の実験においては抵抗 0.94Ω (5 つの並列 4.7 Ω抵抗) と 100 µH インダクタを使用した。本節で示す実験結果は前節までに示した分析・考察とよく 一致しており、実験によりその妥当性を検証することができた。また、本章にて提案している評価指 標 $\Delta P_{\text{loss}}}$ は逆並列 SBD レス構造のインバータが損失の上で SBD 削除のメリットを有する動作範囲・条 件を確認するのに適当であることを検証することができた。



図 4.22 逆並列 SBD の有無によるインバータ損失の比較試験結果



図 4.23 SBD レス構造の電力損失優位性 Δ Ploss の評価結果

### 4.6.3 インバータノイズ評価結果

図 4.24 は逆並列 SBD の有無による SiC-MOSFET インバータからの放射ノイズの違いを比較評価した結果を示している。モータ負荷と誘導性負荷を駆動した際のインバータの実験結果をそれぞれ図 4.24 (a) と (b) に示す。図 4.25 にモータ駆動時のコモンモード電流の比較結果を示す。

前節でのスイッチング試験の結果と合致するように、逆並列 SBD を有する SiC インバータは約 28 MHz にノイズピークを示し、逆並列 SBD レス構造の SiC インバータは約 31 から 37 MHz の範囲にピークを示している。逆並列 SBD を持たない SiC-MOSFET ではターンオフ時の dV/dt やサージ電圧が大きくなり、その影響が懸念されていたが、逆並列 SBD レス構造の大きな減衰効果のために逆並列 SBD を削除することでピークスペクトルが減少していることが確認された。30 MHz より上の周波数帯域では、逆並列 SBD レスインバータは、逆並列 SBD を有するインバータと比較してより高いスペクトルを持っているが、この結果は逆並列 SBD レスインバータの全てのスイッチングによるリンギングノイズスペクトルが逆並列 SBD 有りのインバータと比較してより高い周波数域にシフトしたためであると考えられる。さらに、インバータ用のノイズフィルタを設計することを考慮すると、逆並列 SBD レスインバータ用のフィルタは逆並列 SBD を有するインバータ用のフィルタよりも小さくなることが期待できる。このフィルタ小型化への期待は、逆並列 SBD レスインバータのノイズピークがより低く、ノ

イズスペクトル全体がより高い周波数にあることによるものである。図 4.25 に示すように,コモンモード電流は逆並列 SBD の有無に関わらず双方の SiC インバータでほぼ同じ値となった。このように,実験結果から,SiC-MOSFET インバータから逆並列 SBD を削除することは,インバータのノイズ放出 に重大な悪影響を及ぼさず,さらには,逆並列 SBD の削除により SiC インバータのノイズ放出の低減 を期待できる実験結果が得られた。



図 4.24 放射ノイズの比較試験結果



# 4.7 高電力密度化への影響評価

本節では,SiC-MOSFET パワーモジュールに内蔵されている逆並列 SiC-SBD を削除することで獲得 できるスペースに SiC-MOSEFT を追加配置することで得られる導通損失低減効果により,どの程度電 力変換器の高電力密度化が可能かを評価する。

前節までに,逆並列 SiC-SBD を削除することに,損失面,ノイズ面の双方において,大きな悪化要因がないことは検証が済んでいる。さらには,逆並列 SBD レス構造とすることで,スイッチングによ

るリンギングノイズが低減できることを検証している。加えて、逆並列 SBD レス化により、スイッチ ングスピードの高速化が可能となるので、将来的にはスイッチング周波数の高周波化をすることで、 フィルタなど受動素子の小型軽量化を期待することも可能である。また、提案した設計指針に沿うこ とで、インバータ損失の増加を回避し、使用条件によってはインバータ損失の低減を狙うことも可能 としている。

表 4.1 は、逆並列 SiC-SBD を削除することの利点と欠点をまとめたものである。詳細については、 前節までに整理・検証済みであるが、高電力密度化への影響を定量的に評価するために整理する。 SiC-MOSFET のボディダイオードの順方向電圧降下 V<sub>F</sub>は、逆並列 SiC-SBD よりも大きくなってしまう。 ただし、同期整流方式は MOSFET 適用インバータに広く適用されており、ボディダイオードの導電損 失の欠点は、デッドタイム期間だけ生じることとなり、MOSEFT 適用インバータでは大きな悪影響を 生じない。SiC-SBD はユニポーラデバイスのためターンオフ時には、僅かな接合容量の充電電流だけ で、リカバリ電流を生じないが、SiC-MOSFET のボディダイオードは逆並列 SiC-SBD を削除するとタ ーンオフ時にリカバリ動作が発生し、温度が上昇するとリカバリ電流と損失が増加してしまう。前述 のとおり、高温環境下での SiC-MOSFET ボディダイオードのリカバリについては慎重に評価されるべ きである。本章では、図 4.17 にて逆並列 SiC-SD の有無による SiC-MOSFET のスイッチング損失の詳 細比較をしている。逆並列 SiC-SBD の有無による SiC-MOSFET のスイッチング損失の詳 のり、前節までに提案、検証した設計指針によりインバータ損失が悪化しない条件に調整可能である。 本節での高電力密度化への影響を評価する際には、逆並列 SiC-SBD 有無によるスイッチング損失の差 はほぼ無いものとして検討する。

本研究で検討対象としている SiC パワーデバイスにおいては,逆並列 SiC-SBD を除去すると,SiC チップサイズが約 40 %減少する。この研究では,13.64 mm<sup>2</sup>の SiC-MOSFET チップと 9.73 mm<sup>2</sup>の SiC-SBD チップを使用した。逆並列 SiC-SBD の削除により生じるスペースに SiC-MOSFET を追加配置 することで,SiC トータルチップサイズを逆並列 SBD 削除前から増大させることなく導通損失の低減 が可能となる。

表 4.2 に、逆並列 SBD を削除して、かつ SiC-MOSFET 追加後のモジュールと逆並列 SBD を有する モジュールの規格化した損失と電力密度の比較結果を示す。本比較のための試算は次の条件で行っ た:直流入力電圧 V<sub>dc</sub> = 400 V, インバータ出力電流 I<sub>o</sub> = 80 Arms, およびスイッチング周波数 f<sub>sw</sub> = 20 kHz。 SiC-MOSFET は従来シリコンデバイスよりも低損失スイッチング特性を持っているので、インバータ の総損失における導通損失の割合がシリコンデバイスよりも増加する傾向がある。それは、逆並列 SBD を取り除き MOSFET を追加することによるインバータの導通損失低減、電力密度向上の度合いもシリ コンデバイス適用インバータよりも大きくなるといえる。表 4.2 に示すように、実際には逆並列 SBD を削除するだけでは電力密度の向上は期待できない。逆並列 SBD を削除しただけでは、トータルチッ プサイズは減少するが合計損失は減少しないので、結局同サイズの冷却システムが必要となり冷却シ ステムの小型軽量化にすぐには繋がらないからである。つまり、逆並列 SBD を削除することによって 得られるスペースに SiC-MOSFET チップを追加配置することが重要な役割を果たす。本検討で使用し たチップの場合、SiC-MOSFET チップを追加配置により導通損失が約 40 %減少することになる。これ により、本検討での計算条件ではスイッチング損失と合わせたインバータの総損失は約 30%減少する と試算される。したがって、本検討にて提案した逆並列 SBD レス構造インバータは電力変換器の冷却 システムを約 30%小型軽量化することが可能となるか、あるいは電力変換器の出力電力を約 42%向上 させて、電力変換器の高電力密度化を実現することができる。

Item	With SBDs (Conventional)	Without SBDs (Proposed)
Forward Voltage Drop of Diode $V_{\rm F}$	1 V (approx.)	3 V (approx.)
Recovery Current	Small	Body diode recovery current increases as temperature increases
Output Capacitor $C_{\rm oss}$	Large	Small
Stray Resistance Rs	Small	Large
Resonant Frequency at Switching	Low	High
Damping Factor	Small	Large
Cost		Small
Size		Small
Loss	Small conductive losses while SBDs are on	Small switching losses
Noise		Small
Reliability	Good	Needs to be checked.

#### 表 4.1 逆並列 SBD 削除のメリット・デメリットの評価

表 4.2 逆並列 SBD 削除による損失低減・電力密度向上効果

Item	SiC MOSFETs With SBDs	SiC MOSFETs Without SBDs	SiC MOSFETs Without SBDs
Paralleled Chip	5	5	8
Total Chip Size	1	pprox 0.6	$\approx 1$
Conductive Loss $P_{\rm cond}$	1	$\approx 1$	pprox 0.6
Switching Loss $P_{\rm sw}$	1	$\approx 1$	$\approx 1$
Inverter Total Loss P <sub>inv</sub>	1	≈ 1	pprox 0.7
<i>R</i> <sub>th(j-a)</sub> per arm	1	$\approx 1.6$	$\approx 1$
Expected Power Density (Per power module and cooling system)	1	≈ 1	≈ 1.42

#### 4.8 まとめ

本章では、逆並列 SBD を SiC-MOSFET インバータから削除してもインバータの損失特性、ノイズ特性には大きな悪影響を与えないことを理論分析と実験評価から検証した。さらに逆並列 SBD を削除することでインバータ損失と EMI 特性を改善できることも示した。

逆並列 SBD レス構造のインバータが逆並列 SBD を有するインバータに対して電力損失における優 位性を保つための条件を明らかにするための評価指標と設計指針を明らかにした。また,提案した評 価指標と設計指針の妥当性を実機により検証した。

本章における検討結果から, 逆並列 SBD レス構造の SiC-MOSFET インバータのための設計指針を次のように抽出した。

・逆並列 SBD レスインバータは、特に小電流または低温環境の動作条件でより大きな電力損失優位 性を持つ傾向となる。

・より高いスイッチング周波数またはより高い電源電圧の場合に、出力容量が小さくスイッチング 損失が小さくなるという逆並列 SBD レス構造の利点が大きくなる傾向となる。

・デッドタイムを短縮すると、逆並列 SBD レス構造の逆導通損失の欠点が軽減されるだけでなく、 高周波スイッチング動作でのデッドタイム比の増加も回避され、逆並列 SBD レス構造の利点が拡大 される傾向となる。

・モータ駆動用途のような直流から交流へのインバータ動作の場合,より高い力率動作の方が逆並 列 SBD レス構造の利点を大きくする傾向となる。反対に逆並列 SBD レス構造は交流から直流への 整流モードには適さないので慎重な評価が必要となる。

また、上記の設計指針に加えて、逆並列 SBD の削除による放射ノイズの低減効果を確認したが、パ ワーモジュールパッケージを逆並列 SBD レス構造用に最適化した場合には、寄生容量によるコモンモ ードノイズパスが削減されるので、さらなるノイズ特性の改善を期待することができる。

さらに、逆並列 SiC-SBD を削除することで獲得できるスペースに SiC-MOSEFT を追加配置すること で得られる導通損失低減効果により、電力変換器の高電力密度化が可能であることを示した。これは 言い換えると、同一半導体チップ面積における導通抵抗・損失を低減したことを意味している。本検 討にて検討した条件においては、逆並列 SBD レス構造インバータは電力変換器の出力電力を約 42 % 向上できると試算された。

88

# 第5章

# 電力変換器の冷却性能改善の検討

本章では、電力変換器の高電力密度化のため、SiC パワーモジュールの冷却性能を向上する新構造を 提案する。本検討においては、冷媒配管、冷媒ポンプなど外部システムを不要とする強制空冷タイプ を検討対象として、解析、試作評価による特性評価を実施し、高電力密度化への寄与度を定量的に評 価検証する。

# 5.1 パワーモジュール構造の提案

本節では、小型軽量で高熱伝導の冷却器を持つ SiC パワーモジュールの構造を提案して、その冷却 性能と電力変換器の高電力密度化への寄与率を評価検証した結果を示す。本検討で提案するパワーモ ジュールの断面構造模式図を図 5.1 に示す。提案構造を適用した SiC-MOSFET パワーモジュール試作 品の写真を図 5.2 に示す。試作パワーモジュールはインバータにおける 1 レグ上下 2 アームを構成する 2 inl 構造を持ち、各アームには 8 個の SiC-MOSFET チップ (1200 V/80m Ω) が並列接続されている。 フォイル状の薄銅板を折り曲げて構成したヒートシンクが、絶縁回路基板裏面の銅ベースプレートに 直接はんだ付けされる構造としている。典型的な従来のパワーモジュール冷却システムの構造は、銅 ベースプレート裏面とヒートシンク上面との間に、はんだ層の代わりにシリコングリースなどの接触 熱抵抗低減材料 (TIM: Thermal Interface Material) が使われている。パワーデバイスチップ下と絶縁回 路基板下の両方のはんだ層を同時にリフローして製造した。したがって、提案した構造は製造工程の 簡易化が可能となり、従来構造のパワーモジュールと比較してより少ない回数のリフローはんだ付け プロセスで製造することが可能である。図 5.3 に絶縁回路基板下直接はんだ付け層の超音波探傷検査に よるボイド (空隙)評価結果を示す。ボイド部分は赤で表示されており、ボイド率は約 2.7 %と十分に 低く抑えられている。

提案・試作したヒートシンクの仕様を表 5.1 に示す。アルミニウム押し出し材製のヒートシンクは電力変換器に広く適用されているが、提案パワーモジュールは薄い銅箔を折りたたんで成型した軽量ヒ

ートシンクを持っている。試作パワーモジュールは、高アスペクト比を実現する折り畳みフォイルフィンによりアルミニウム押し出し材製の一般的なヒートシンクに比べて著しく改善された熱伝導率および冷却性能密度を示す。ヒートシンクから周囲の空気までの熱抵抗 *R*th (Fa) の実測値は、約0.44 K/Wであった。単位体積、単位重量基準の冷却システム性能指数 (*CSPI*) は、それぞれ 37 W/K\*Lと19 W/K\*kgとなった。(冷却ファンも考慮に入れた値。)この試作パワーモジュールの冷却性能の評価のために、最新の研究で評価されている電力変換器用ヒートシンクの単位体積あたりの冷却システム性能指数を示すと、17.5 W/K\*Lのアルミ製ヒートシンク、21.6 W/K\*Lの鋼製ヒートシンク、および 30.9 W/K\*Lの両面冷却式銅ヒートシンクなどの最適化されたヒートシンクが文献(109)で検討されている。文献(109)で最大の *CSPI* を実現する両面冷却銅ヒートシンクと比較しても、本検討で提案試作したパワーモジュール用ヒートシンクは約1.2 倍の冷却システム性能指数を実現することができている。*CSPI*は(3)と(4)のように定義される。

図 5.2 に示すように、パワーモジュールは転流経路の配線インダクタンスを低減するために、直流入 力端子間にセラミックコンデンサを備えている。図 5.4 に試作パワーモジュールのターンオフスイッチ ング波形を示す。ドレイン電圧とゲート電圧、さらに負荷電流を計測した。ドレイン電圧のオーバー シュートは約 50 V 程度に抑えられほとんどリンギングは見られなかった。試作パワーモジュールの安 定したスイッチング特性を実験により確認することができた。





(a) Prototype power module (53 mm  $\times$  32 mm  $\times$  31 mm, 52 cc, 95 g)



(b) Internal structure



(c) Direct soldered heat sink structure

図 5.2 試作パワーモジュール写真



Ultrasonic inspection (Void proportion 2.7%)

図 5.3 試作パワーモジュール絶縁基板下はんだのボイド観察(超音波探傷)

表 5.1 試作パワーモジュールのヒートシンク仕様

Item	Prototype Power Modules	
Heat Sink Size (approx.)	$30 \text{ mm} \times 50 \text{ mm} \times 20 \text{ mm} = 0.03 \text{ liter}$	
Heat Sink Weight (approx.)	75 g	
$R_{\rm th(f-a)}$ per Module	0.44 K/W (measured from inverter evaluation tests)	
Fan Size per Module (approx.)	0.03 liter (prototype inverter has 2 fans and 3 modules, 45 cc/fan)	
Fan Weight per Module (approx.)	40~g (prototype inverter has 2 fans and 3 modules, 60 g/fan)	
Fan	9GA0412P3K01 (SANYO)	
CSPI (V) (Cooling System Performance Index per liter)	37 W/K*liter (include cooling fan)	
<i>CSPI</i> ( <i>G</i> ) (Cooling System Performance Index per kg)	19 W/K*kg (include cooling fan)	



 $i_{o}$ : Output current,  $v_{ds}$ : Drain-Source voltage,  $v_{gs}$ : Gate-Source voltage.

図 5.4 試作パワーモジュールのターンオフ電圧波形

## 5.2 パワーモジュール冷却特性の解析評価

本節では,試作パワーモジュールの熱特性評価の結果を示す。提案パワーモジュールと従来構造の パワーモジュールの熱特性を比較するために,3D-FEM (3次元有限要素法)シミュレーションによる 評価を実施した。図 5.5 に 3D-FEM シミュレーションで用いた試作インバータの解析モデルを示す。 インバータには 3 つのパワーモジュール,ゲートドライバを含むパワー回路基板,制御基板,直流コ ンデンサ,および冷却ファンが含まれている。比較対象となる従来構造のパワーモジュールはアルミ 押し出し材製ヒートシンクとシリコングリース (G-767,信越シリコン)を使用して構成されている。 インバータ損失は 500 W とし,周囲温度は 17 ℃とした。これは後述する実験で得られた値を適用し たものである。

シミュレーション結果を図 5.6 に示す。図 5.6 (a), (b) に従来モジュール構造を適用したインバー タの熱分布を, 5.6 (c), (d) に提案モジュールを適用したインバータの熱分布を示す。最大チップ温 度の解析結果は、従来構造のパワーモジュールでは 124 ℃,提案構造のパワーモジュールでは 103 ℃ であった。本検討で提案するパワーモジュール構造は、従来のパワーモジュール構造と比較して最大 チップ温度を約 16%低減することができる解析結果となった。

シミュレーション結果から抽出した各部の熱抵抗の比較結果を表 5.2 に示す。SiC-MOSFET チップから周囲空気への熱抵抗  $R_{th}$  (j-a) は,従来構造の場合で1アームあたり約 1.28 K/W である。一方,提案構造の  $R_{th}$  (j-a) は1アーム当たり約 1.03 K/W であった。従って、本検討で提案するパワーモジュール冷却構造は熱抵抗を約 19%減少させることがシミュレーションにより確認された。直接はんだ付け構造部は代表的な従来 TIM であるシリコングリース (G-767,信越シリコン)による冷却構造と比較して、ベースプレートからヒートシンクまでの熱抵抗  $R_{th}$  (c-f) を約 90%低減することができた。



図 5.5 提案パワーモジュールの冷却性能評価の解析モデル



図 5.6 提案パワーモジュールの冷却性能評価の熱解析結果

Item	Conventional	Proposed
Heat Sink	Aluminum extruded fin	Copper folding foil fin
TIM (Thermal Interface Material)	G-765 (Shinetsu Silicon)	Direct solder structure
$R_{\text{th(j-c)}}$ per arm	0.04 K/W	0.04 K/W
$R_{\rm th(c-f)}$ per arm	0.10 K/W	0.01 K/W
$R_{\rm th(f-a)}$ per arm	1.15 K/W	0.98 K/W
$R_{\text{th(j-a)}}$ per arm	1.28 K/W	1.03 K/W (19% smaller than conventional)
Maximum Output Power Capability $P_{max}$ (The following assumptions are made. Inverter efficiency 98% Ambient temperature 25 ° C Max chip temperature 125 ° C)	22.9 kW	28.5 kW (24% increase from conventional)

表 5.2 3D-FEM シミュレーションによる熱抵抗の比較結果

# 5.3 高電力密度化に与える影響評価

本節では、本検討において提案したパワーモジュールの冷却構造が電力変換器の高電力密度化にどの程度寄与するかを定量的に評価する。前節までに述べたとおり、提案パワーモジュール構造によると従来モジュール構造よりも冷却性能を向上できることが解析により確認されている。解析によって得られた冷却性能を元に算出した最大インバータ出力電力能力を表 5.2 に示す。計算条件は、インバータ効率を 98 %、周囲環境温度を 25 ℃、最大許容チップ温度を 125 ℃であると仮定している。インバータの最大出力電力能力 P<sub>max</sub> は、式 (38) により求めることができる。従来パワーモジュール構造を有するインバータの P<sub>max</sub> と比較して、提案モジュール構造によると P<sub>max</sub> を約 24 %向上することが可能である結果が得られた。したがって、本検討において提案のパワーモジュール冷却構造によると電力変換器の電力密度を約 24 %向上させることができると結論付けることができる。

$$P_{\max} = \frac{\eta}{100 - \eta} \times \frac{\Delta T_{\max}}{R_{\text{th}(j-a) \text{ arm}}} \times 6$$
(38)

 $P_{\rm max}$  is the maximum output power capability.

 $\eta$  is the efficiency of the inverter.

 $R_{\text{th (j-a)}}$  arm is the total thermal resistance from the chip to the ambient, per arm.

 $\Delta T_{\rm jmax}$  is the acceptable chip temperature increase from the ambient.

# 5.4 まとめ

本章では、まず電力変換器の高電力密度化のためパワーモジュール冷却性能の向上のための新しい モジュール冷却構造を提案し、3D-FEM シミュレーションによりその冷却性能を評価した。さらに、 提案のパワーモジュール冷却構造が電力変換器の高電力化にどの程度効果があるかを検証した。

提案パワーモジュール冷却構造は、電力変換器の電力密度を約24%向上させることが可能である見 込みを得ることができた。また、試作パワーモジュールの*CSPI*の実測値は、38W/K\*Lと19W/K\* kg となり、最新の技術動向と比較しても優れた結果が得られた。本章で提案したパワーモジュール冷 却構造を適用した SiC インバータの詳細評価は次章で示す。

# 第6章

# インバータの高電力密度化の検討

本章では、本研究において提案するゲート駆動回路、逆並列 SBD レス構造とパワーモジュール冷却 構造を適用したインバータを試作評価する。その結果から、提案手法の効果を検証する。試作インバ ータの体積、重量、連続動作可能な最大出力を計測して電力密度を評価する。

### **6.1** 高電力密度 SiC インバータの試作

本節では,第2章から第5章まで各章にて提案し,その電力変換器の高電力密度化に与える効果に ついて検証してきた結果を踏まえて,各提案高電力密度化手法を適用した試作 SiC インバータの評価 試験を行い,動作特性,電力密度を評価する。

本検討において, 試作した SiC-MOSFET インバータの写真を図 6.1 に示す。インバータは,本検討 で提案したゲート駆動回路,逆並列 SBD レス構造を有する提案冷却構造のパワーモジュールを適用し ている。さらに,制御基板,直流コンデンサ,そして 2 つの冷却ファンで構成されている。試作イン バータには電流センサは内蔵されていない。試作インバータの体積は約 0.5 リットル(104 mm×110 mm ×45 mm)で,重量は約 660 g となった。試作インバータの回路構成図を図 6.2 に示す。試作インバー タは 2 レベル 3 相電圧形インバータである。試作インバータの体積と重量における各コンポーネント 構成割合を図 6.3 に示す。ヒートシンクとファンで構成される冷却システムは,体積分布の約 35 %と 重量分布の約 53 %を占めている。以上,本検討で試作した高電力密度 SiC インバータについて概要を 示した。



(a) External view of inverter.



(b) Internal structure of the inverter.図 6.1 高電力密度 SiC インバータ試作機の写真



図 6.2 高電力密度 SiC インバータ試作機の回路構成図



図 6.3 高電力密度 SiC インバータ試作機の体積・重量の構成割合

## 6.2 高電力密度インバータの特性評価試験

本節では,前節で説明した試作高電力密度 SiC インバータの性能を評価するためにいくつかの実験 結果を示す。図 6.4 は実験のための試験装置を示す。試験条件は,直流入力電圧  $V_{dc} = 400$  V,交流出力 周波数  $f_{ac} = 300$  Hz,スイッチング周波数  $f_{sw} = 20$  kHz,負荷インダクタンスは約 100  $\mu$ H,および負荷抵 抗は約 1.57  $\Omega$  である。

試作インバータの最大連続出力電力の評価試験結果を図 6.5 に示す。図 6.5(a)はパワーメータ HIOKI 3390 で測定した値で,ヒートシンク温度が十分に飽和した後に取得されている。最大連続出力電力は 35 kW 以上で,インバータ効率は 98%以上となった。前節で述べたとおり,試作インバータの体積は 約 0.5 L,重量は約 660g であり,本節の最大連続出力評価結果から,本検討における試作高電力密度 SiC インバータは 70 kW / L と 50 kW / kg の電力密度を達成できることを実験により検証した。図 6.5 (b) に示すように,開発したインバータは安定して動作し,スイッチングノイズ等の影響による誤動 作などは発生しなかった。試作インバータの効率実測結果を図 6.6 に示す。試作インバータは広範囲の 出力に対して 98 %以上の高効率で動作することを確認した。デッドタイム長の影響の評価結果を図 6.7 に示す。図 6.7 (a) はインバータ効率,図 6.7 (b) はインバータ損失を示している。前章までに述 べてきたとおり,実験結果からデッドタイムを短縮することでインバータ効率を改善し,インバータ 損失低減が可能であることを確認した。デッドタイムを短縮することで、同期整流におけるボディダ イオードの導通損失も減少する。さらに、4 章で述べたとおり、SiC-MOSFETのボディダイオードの順 方向電圧降下は SiC-SBD の順方向電圧降下よりも大きいため、この効果は逆並列 SiC-SBD 有りのイン バータよりも逆並列 SiC-SBD レス構造のインバータの方が強くなるといえる。この時、デッドタイム

の短縮のために,3章で提案したゲート駆動回路の高速ターンオフ能力は有利に働くといえる。 図 6.8 は,20 kHz から 50 kHz の範囲の様々なスイッチング周波数に対するインバータ効率を示す。 試作インバータは,50 kHz でも 97 %以上の高効率で動作することが可能である。本検討での最高スイ ッチング周波数である 50 kHz においては,最大出力電力は 20 kW であった。



図 6.4 高電力密度 SiC インバータ試作機の試験装置構成図
U <sub>rms1</sub> : 292.74 v	CH B: 0.000k r/min	CH1 Range
U <sub>rms2</sub> : 292.75 v	CH A:- 0.023 N·m	I Manu 200A
U <sub>rms3</sub> : <b>292.77</b> v	P <sub>4</sub> : 35.68k w	CH2 Range U <mark>Manu 600V</mark>
U <sub>rms4</sub> : <b>397.63</b> v	P <sub>123</sub> : 35.18k w	I Manu 200A
I <sub>rms1</sub> : 83.99 A	Pm :- 0.00k w	U Manu 600V
I <sub>rms2</sub> : 83.21 A	<b>┦</b> ₁ : 98.61 %	CH4 Range
Irms123: 83.41 A	<b>7₂ : 0.00</b> %	U Manu <u>600V</u> I Manu <u>200</u> A
I <sub>rms4</sub> : 90.35 A	<b>┦₃ : 0.00</b> %	

(a) Maximum output power and efficiency.



(b) Output current and voltage waveforms.

図 6.5 高電力密度 SiC インバータ試作機の動作評価結果



図 6.6 高電力密度 SiC インバータ試作機の効率評価結果





### 6.3 温度評価試験

本節では、試作インバータの冷却性能の詳細評価結果と、実機インバータでは計測が困難な SiC-MOSFET のチップ温度のシミュレーション結果を示し、前章での解析結果の妥当性を検証し、さらに SiC-MOSFET のチップ温度の最大値を評価する。実験条件は、直流入力電圧  $V_{dc} = 400$  V、交流出 力周波数  $f_{ac} = 300$  Hz,スイッチング周波数  $f_{sw} = 20$  kHz,負荷インダクタンスは約 100  $\mu$ H,および負荷 抵抗は約 1.57 $\Omega$  である。

温度評価における測定点を図 6.9 に示す。図 6.9 (a) はパワーモジュールヒートシンク温度を測定す るための測定点を示す。測定点はヒートシンクの風下側に設定されている。図 6.9 (b) はパワー回路 基板上の測定点を示している。測定点はパワーモジュール端子に隣接して設定されている。DC バス, AC バス,およびゲート端子近傍に設定されている。冷却性能の評価試験結果を図 6.10 に示す。異な るインバータ出力条件に対するヒートシンク温度を図 6.10 (a) に示す。最大ヒートシンク温度は,35 kW の出力に対して 90 ℃に達した。図 6.10 (b) は、パワー回路基板上の測定点における温度を示す。 最高温度は AC バス上の約 70 ℃で、2 番目に高いポイントは DC バス上の約 55 ℃であった。

実験結果から、パワー回路基板上に温度的に危険な点がないこと、および冷却システムが十分な冷 却性能を発揮していることを確認した。

図 6.11 は、SiC-MOSFET チップ温度のシミュレーション結果を示す。本研究で用いたシミュレーシ ョンモデルはすでに図 5.5 に示している。シミュレーション条件は図 6.5 (a) に示す実験結果から抽出 したインバータ損失= 500 W である。周囲温度 Ta = 17 ℃として、図 6.10 (b) に示した実験条件と 同じに設定されている。図 6.11 (a) および図 6.10 に示すように、ヒートシンク温度 88 ℃のシミュレ ーション結果は 90 ℃の実験結果とよく一致している。図 6.11 (b) に示すように、電源基板上の測定 点については、ゲート端子温度は他の点よりも誤差が大きく、これは薄いプリント回路パターンと細 いゲート信号用接続ピンのモデル化誤差によるものと考えられる。シミュレーションによる MOSFET チップの温度分布を図 6.11 (c) に示す。3 つあるパワーモジュールの内、中央に配置されたパワーモ ジュール上の MOSFET チップと各モジュールの風下側となるチップはより高い温度を示している。シ ミュレーション結果によると、MOSFET の最大チップ温度は 103 ℃であった。パワーモジュール周辺 の評価点の温度がシミュレーションと実験結果の間でよく一致するので、MOSFET チップ温度のシミ ュレーション結果は十分な精度を持つと判断できる。



(a) Measurement point of power module heat sink temperature.



(b) Measurement points on power circuit board.

図 6.9 熱電対による温度計測点



(a) Heat sink temperature.



(b) Measurement point temperatures on power circuit board;

output power is 35kW.

図 6.10 温度評価試験結果



(a) Heat sink temperature.



(b) Measurement point temperatures on power board.



図 6.11 温度解析結果

### **6.4** まとめ

本章では、前章までに議論してきた本研究において提案するゲート駆動回路(第3章)、逆並列 SBD レス構造(第4章)とパワーモジュール冷却構造(第5章)を適用した高電力密度 SiC インバータを 試作し評価してきた。第2章から第5章まで各章にて提案した各要素技術の検証結果を踏まえて、試 作 SiC インバータの評価試験を行い、動作特性、電力密度を評価した。さらに、試作インバータの冷 却性能の詳細評価結果と、実機インバータでは計測が困難な SiC-MOSFET のチップ温度のシミュレー ション結果を示し、前章での解析結果の妥当性と SiC-MOSFET のチップ温度から提案モジュール冷却 構造の冷却性能の妥当性を検証した。

・試作インバータの体積は約 0.5 L, 重量は 660 g となり,実験結果から連続 35 kW の出力,効率は 98 %以上での運転が可能であることが検証された。よって,電力密度は 70 kW/L, 50 kW/kg という高 電力密度を達成することができた。

・本検討での各提案手法の電力密度化への貢献は前章までの検証のとおりだが,以下に簡単に整理 する。これらの結果は、スイッチング周波数などの運転条件によるので、記載された数値は本検討で 採用した条件によるものである。提案ゲート駆動回路によりインバータ損失を約7%低減可能であり、 冷却システムを7%小型軽量化することが可能となる。これにより、本検討の条件によると電力変換器 の電力密度を約7.8%向上できると試算された(第3章)。また、逆並列SiC-SBDレス構造採用により 導通損失が約40%削減可能となり、電力変換器の電力密度を約42%向上可能であると試算された(第 4章)。さらに、提案パワーモジュール構造により電力密度を約24%向上させることが可能であると試 算された(第5章)。

・提案駆動回路,提案パワーモジュール構造,その試作機により提案回路の安定動作を確認することができた。

・実験による温度評価結果と前章の温度シミュレーション結果により、シミュレーションの妥当性 が検証された。これにより、実験にて計測が困難な SiC-MOSFET チップ温度のシミュレーション結果 に妥当性があると考え、チップ温度が許容温度以下に抑えられ、回路損失、冷却性能が適切であるこ とが確認できた。

第7章

# 結論

本研究では、装置・機器の電動化を促進しエネルギー・環境問題の解決に貢献するために、電力変換器の高電力密度化を目的として検討を行った。本論文では、電力変換器の高電力密度化のための課題を明確にし、電力変換器の損失低減、冷却性能向上のための検討を行ってきた。損失低減のために、次世代パワーデバイスである SiC-MOSFET を適用し、ゲート駆動技術を提案することでさらなるスイッチング損失低減を実現した。さらに、導通損失低減のために、従来 SiC-MOSFET に逆並列接続されていた SiC-SBD を削除するための設計指針を明らかにした。また、パワーモジュールの高熱伝導化の検討を行い、新たなモジュール冷却構造の提案により冷却性能を向上した。上述の検討結果を適用した高電力密度 SiC インバータを試作して実験により検討の妥当性を検証した。

本論文の成果は下記のようにまとめられる。

### ・電力変換器の高電力密度化における課題の明確化

電力変換器の高電力密度化のための課題を整理して明確にした。本検討では、電力変換器の損失低 減と冷却性能向上を課題として取り組むこととした。その他、高周波スイッチングによる受動素子の 小型化やフィルタと冷却システムの最適化設計などは、今後の課題として設定した。続いて、電力変 換器のスイッチング損失を低減するためには、スイッチングのトレードオフの緩和が必要であること を明確にした。また、電力変換器の導通損失を低減するために、SiC-MOSFET に逆並列接続される SiC-SBD を削除する構造を提案し、その実現に必要な検証項目を整理して明確にした。また、電力変 換器の冷却性能改善を可能とするパワーモジュールの新構造を検討することとした。

### ・電力変換器スイッチング損失低減のためのゲート駆動回路の開発

電力変換器の高電力密度化を可能とする SiC-MOSFET ゲート駆動回路を提案した。また,提案した ゲート駆動回路は,安価,簡易な方法で実現可能であり,かつ高速スイッチング特性を有する SiC-MOSFET に対しての親和性を向上するため,耐ノイズ性の向上,高速動作を可能とする回路であ る。高電力密度化の障壁となるスイッチング特性のトレードオフについて整理して,さらに SiC-MOSFET のスイッチング特性の分析を行い,ゲート駆動回路に求められる特性を明確にした。そ の上でスイッチングのトレードオフの緩和を実現する SiC-MOSFET ゲート駆動回路を提案し,その設 計指針を明確にした。提案したゲート駆動回路の試作評価の結果,スイッチングノイズの増大を回避 しながらスイッチング損失を7%低減することを実現した。これにより,電力変換器のノイズフィルタ の大型化を回避しながら冷却システムの小型軽量化,あるいは出力電力のさらなる向上が可能となり, 電力変換器の高電力密度化を実現できることを検証した。また,本検討の条件によると電力変換器の 電力密度を約7.8%向上できると試算された。

#### ・電力変換器導通損失低減の手法提案と設計指針の明確化

SiC-MOSFET に逆並列接続される SiC-SBD を削除するために,逆並列 SiC-SBD を削除することによ る各種特性への影響,導通損失低減の効果を詳細に評価・分析した。その結果,逆並列 SiC-SBD の削 除が SiC-MOSFET のノイズ・損失特性,SiC-MOSFET 適用インバータのノイズ・損失特性に悪影響を 与えないことを検証した。さらに,逆並列 SiC-SBD レス構造の SiC-MOSFTE インバータの設計指針も 明確にした。加えて,逆並列 SiC-SBD を削除することで得られるスペースに SiC-MOSFET を追加配置 することで,総チップ面積を増大させずに導通抵抗と導通損失の低減を実現した。本検討の条件にお いては,上述の手法により電力変換器の導通損失を40%低減することが可能となることを明らかにし た。これにより,電力変換器のノイズフィルタの大型化を回避しながら冷却システムの小型軽量化, あるいは出力電力のさらなる向上が可能となり,電力変換器の高電力密度化を実現できることを検証 した。本検討の条件によると電力変換器の電力密度を約42%向上可能であると試算された。

#### ・電力変換器の冷却性能の向上

SiC パワーモジュールの冷却性能を向上する新構造を提案した。冷媒配管,冷媒ポンプなど外部シス テムを不要とする強制空冷タイプを対象として,解析,試作評価による特性評価を実施し,高電力密 度化への寄与度を定量的に評価した。本検討では,薄い銅箔を折り曲げることでヒートシンクフィン を形成して高アスペクト比のヒートシンクを実現した。また,そのヒートシンクを半導体絶縁回路基 板下に直接はんだ接合することで,従来構造にある TIM を削除することを実現した。この提案構造に より,従来の冷却構造と比較して冷却性能を 19%改善することができた。本検討の条件によると電力 変換器の電力密度を 24%向上できると試算された。

#### ・高電力密度 SiC インバータの開発

本研究において,提案する電力変換器の高電力密度化手法であるゲート駆動回路,逆並列 SBD レス 構造と提案冷却構造を有する SiC-MOSFET パワーモジュールを適用した SiC インバータを開発した。 試作機による評価結果から,電力密度 70 kW/L, 50 kW/kg を達成した。試作インバータはノイズによ る誤動作もなく,許容温度範囲内で安定して動作することを確認して,本検討における提案手法の実 現性を検証することができた。 以上の結果から、次世代パワーデバイスである SiC-MOSFET を適用し、ノイズの増大を回避しなが らスイッチング損失、導通損失の低減を実現し、パワーモジュール冷却性能の改善を図ることで電力 変換器の高電力密度化を達成し、本論文における提案手法やその設計指針の効果・妥当性を検証する ことができた。

# 今後の課題

本論文により、次世代パワーデバイスである SiC-MOSFET を適用し、ノイズの増大を回避しながら 損失低減・冷却性能の改善を図ることで電力変換器の高電力密度化を達成することができた。これら の結果を踏まえ、今後のさらなる高電力密度化を見据えた課題として、以下の点が挙げられる。

- スイッチングの高周波化によるフィルタの小型軽量化・最適化 本論文においては、スイッチングノイズの増大を回避しながら、スイッチング損失・遅延時間の低減が可能なゲート駆動回路については詳細に検討した。しかし、その成果によって得られる新たな選択肢であるスイッチングの高周波化については検討していない。スイッチングの高周波化によるフィルタなどの受動素子の小型化によって、さらなる電力変換器の小型化が狙えることとなる。しかし、スイッチングの高周波化に伴い冷却システムは大型化してしまうので、フィルタの小型軽量化と冷却システムの小型軽量化の間にはトレードオフの関係があることがわかる。これらの関係を考慮し、フィルタを含む電力変換器の電力密度を最大にするための最適化が今後の課題となる。
- モータを含むシステム電力密度の最大化
   上述したフィルタと冷却システムのトレードオフの
   関係のように、電力変換器とモータ損失との間にもトレードオフの関係が存在する。例えば、インバータのスイッチング周波数を上げていくと、インバータの冷却システムは大型化する必要があるが、
   モータ駆動電流のひずみ率・高周波成分が低減されてモータ損失を低減することも可能である。つまり、モータ損失・モータ冷却器とインバータ損失・インバータ冷却器の間にもトレードオフの関係が
   有り、トータルシステムで見たときの最大電力密度を実現する動作ポイントが存在することになる。
   このように、モータなどの電力変換器負荷を含むシステム電力密度の最大化も今後の課題となる。
- マルチレベル変換器による高電力密度化 本検討においては、2レベルインバータを題材として高電力密度化の検討を実施した。上述したスイッチングの高周波化によるフィルタ、あるいはモータ冷却器の小型化と同様に、マルチレベル変換器による波形ひずみ改善によるフィルタ、モータ冷却器の小型化も可能である。回路トポロジーやレベル数、スイッチング周波数をパラメータにシステム

電力密度を最大化する最低化技術の確立が課題となる。

- アクティブパワーデカップリング(APD)による高電力密度化 本論文中において技術動向を 整理した際に高電力密度化のために有力な手法として盛んに検討されていることに触れた。例えば、 インバータにおいては直流バスコンデンサの小型軽量化のために、アクティブなエネルギーバッファ を適用することに期待ができる。本検討においては、直流バスコンデンサの小型化については検討し ていないが、今後はアクティブパワーデカップリングによる直流バスコンデンサの小型化も課題とな る。
- アクティブフィルタによる高電力密度化 本論文における検討では、ノイズ増大を避けながら 損失の低減を狙うことに取り組み、ノイズフィルタの大型化リスクを生じないようにしながら冷却器 の小型化を実現するアプローチを取った。ノイズフィルタのサイズ・重量については、アプリケーションを限定した上で EMI クライテリアを定義しないと検討ができないこともあり、本論文では検討 対象から外していたが、今後はアプリケーションを定義してノイズフィルタも検討していく必要があ る。その際には、従来のパッシブフィルタの最適化に加えて、アクティブフィルタによるノイズフィ ルタリング特性の改善・最適化が課題となってくると考えている。
- 高温でのパワーデバイス駆動 本論文においては、パワーデバイスの駆動温度は従来の技術レベルのまま検討を行った。しかし、電力変換器の高電力密度化を考えるとパワーデバイスの駆動温度をより高温まで許容することはそのまま出力電力の拡大に繋がり、高電力密度化が実現可能となる。パワーデバイスの高温駆動のためには、パワーデイバスとその周辺材料や接合技術における技術課題を解決する必要があるが、ゲート駆動回路なども高温対応が求められていくことになるのでパワーデバイス周辺技術の開発にあわせて検討していくことが求められる。
- 高電圧化による高電力密度化 本論文では耐圧 1200V のパワーデバイスを適用して、電源電圧
   600V までの電力変換器を対象として検討を行った。電力変換器の高電力密度化のためには、高電圧
   化によって電流を低減し導通損失を低減していくことが大きな傾向となることが考えられている。先
   述したとおり、マルチレベル電力変換器による波形ひずみ改善効果に加えて、マルチレベル電力変換
   器による高電圧化の検討も必要になると考えられる。

## 謝辞

本論文をまとめるにあたりまして,たくさんの方々にご指導・ご助言,そして励ましをいただきま した。この場を借りて心より御礼申し上げます。

本論文を完成するにあたって詳細かつ丁寧にご指導いただいました,指導教員である佐藤之彦教授 に厚く心より御礼申し上げます。佐藤之彦教授には,常に本質を突いた鋭い視点からご指導していた だき,本研究の役割や重要性を強く認識して充実した研究活動を行うことができました。さらに,社 会人学生として学生個人の裁量を尊重いただき,研究をさせていただけたことにも感謝しております。

また,ご多忙の中,審査員として研究内容につきまして貴重なご助言をいただきました,論文審査 教員劉康志教授,関屋大雄教授,宮城大輔教授,早乙女英夫准教授に厚く御礼申し上げます。

勤務先である株式会社 I H I の上司・同僚には、本研究ならびに関連する技術開発において多大な るご支援をいただきました。特にインバータの設計・試作、実験において、多大なる支援をしてくれ た桂健志郎君、山田達郎君に感謝申し上げます。

最後に,長期にわたる社会人博士課程学生としての研究と論文作成を応援し見守ってくれた家族, 両親と兄弟,特に妻と息子に感謝し,本論文の締めくくりとさせていただきます。

## 参考文献

- 環境省地球環境局国際地球温暖化対策室:「COP21 の成果と今後」, http://www.env.go.jp/earth/ondanka/cop21\_paris/paris\_conv-c.pdf
- (2) 環境省:「パリ協定の概要(仮訳)」, http://www.env.go.jp/earth/ondanka/cop21\_paris/paris\_conv-a.pdf
- (3) 経済産業省資源エネルギー庁:「今さら聞けない「パリ協定」 ~何が決まったのか?私たちは何 をすべきか?~」,2017年8月,

https://www.enecho.meti.go.jp/about/special/tokushu/ondankashoene/pariskyotei.html

- (4) 外務省:「わかる!国際情勢 vol. 150 パリ協定 歴史的合意に至るまでの道のり」, 2017
   年1月, https://www.mofa.go.jp/mofaj/press/pr/wakaru/topics/vol150/index.html
- (5) 田村堅太郎:「データでみる現代社会 COP21 の成果と課題」,帝国書院 現代へのとびら 2016
   年度1学期号 pp.11-14, 2016年, https://www.mofa.go.jp/mofaj/press/pr/wakaru/topics/vol150/index.html
- (6) 国際連合広報センター:「COP24:国連気候会議 何が重要で、何を知っておく必要がありますか?」、2018年12月、
   https://www.unic.or.jp/news\_press/features\_backgrounders/31408/

- (7) 環境省:「IPCC 第5次評価報告書の概要-第1作業部会(自然科学的根拠)-」,2014年12月, https://www.env.go.jp/earth/ipcc/5th/pdf/ar5\_wg1\_overview\_presentation.pdf
- (8) 環境省:「気候変動 2007:統合報告書 政策決定者要約」,2017年, http://www.env.go.jp/earth/ipcc/4th/syr\_spm.pdf
- (9) 環境省:「地球温暖化対策計画の概要」,2016年5月, https://www.env.go.jp/earth/ondanka/keikaku/tikyuondankataisakukeikaku\_gaiyou.pdf
- (10) 経済産業省:「長期エネルギー需給見通し」,2015年7月,
   https://www.enecho.meti.go.jp/committee/council/basic\_policy\_subcommittee/mitoshi/pdf/report\_01.pdf
- (11) 経済産業省資源エネルギー庁:「長期エネルギー需給見通し 関連資料」,2015年7月, https://www.enecho.meti.go.jp/committee/council/basic\_policy\_subcommittee/mitoshi/pdf/report\_02.pdf

- (12) 経済産業省資源エネルギー庁:「2030 年エネルギーミックス 実現 へ 向けた 対応に ついて ~」, 2018 年 3 月,
   https://www.enecho.meti.go.jp/committee/council/basic\_policy\_subcommittee/025/pdf/025\_008.pdf
- (13) 経済産業省:第5次エネルギー基本計画,2018年7月, https://www.enecho.meti.go.jp/category/others/basic\_plan/pdf/180703.pdf
- (14) 経済産業省資源エネルギー庁:「「平成 29 年度エネルギーに関する年次報告」(エネルギー白書 2018)」, 2018 年 6 月, https://www.enecho.meti.go.jp/about/whitepaper/2018pdf/
- (15) 国土交通省:「平成 29 年度国土交通白書」(国土交通白書 2018), 2018 年 6 月, http://www.mlit.go.jp/hakusyo/mlit/h29/index.html
- (16) 宮入庄太:「パワエレクトロニクスとその動向」,電学誌, vol. 91, no. 10, pp. 1751-17558, 1971
   年 10 月
- W. E. Newell, "Power Electronics Emerging from Limbo," *IEEE Trans. Ind. Appl.*, vol. 10, no. 1, pp. 7-11, Jan. /Feb. 1974.
- (18) 難波江章:「小特集:最近の可変速電動機の技術動向 I. 総論」,電学誌, vol. 103, no. 9, pp. 869-870, 1983 年 9 月
- (19) 深尾正:「小特集:交流可変速ドライブシステムの高性能化・大容量化技術 I. 変換装置と制御 技術」,電学誌, vol. 108, no. 2, pp. 127-132, 1983 年 2 月
- (20) T. Takano, T. Iwakane, and H. Akagi, "A narrative of development for vector control," *IEEJ Trans.*, vol. 114-D, no. 1, pp. 1-7, 1994. (in Japanese)
  中野孝良・岩金孝信・赤木泰文:「ベクトル制御の開発裏話」,電学論D, vol. 114, no. 1, pp. 1-7, 1994 年 1 月
- (21) 交流電動機駆動方式およびその応用技術調査専門委員会編:「交流電動機の可変速駆動方式の最 新技術およびその応用」,電気学会技術報告, vol. 1073, 2006 年
- (22) 金東海:「誘導機のセンサレスベクトル制御」,電学誌, vol. 112, no. 3, pp. 167-175, 1992年3月
- (23) 野村尚史・大沢博:「永久磁石同期電動機のセンサレス制御技術」,富士時報,vol. 75, no. 8, 2002
   年
- (24) 高田育紀・ゴーラブマジュムダール:「パワーモジュールの発展と動向(I) -パワーデバイス
   発展の歴史―」,電学誌, vol. 129, no. 12, pp. 817-820, 2009 年 12 月
- (25) 高田育紀・ゴーラブマジュムダール:「パワーモジュールの発展と動向(II) IGBT モジュールへの発展―」,電学誌, vol. 130, no. 1, pp. 32-36, 2010 年1月
- (26) 山本真義:「総論: GaN パワー半導体応用ロードマップ」,電学誌, vol. 139, no. 2, pp. 76-79, 2019
   年2月
- (27) 柳原学・上田哲三:「高周波化に向けた GaN 系パワーデバイスの開発」,電学誌, vol. 139, no. 2, pp. 80-83, 2019 年 2 月
- (28) DOE (U.S. DEPARTMENT OF ENERGY) Vehicle Technologies Multi-year Program Plan 2011-2015, Dec. 2010.
- (29) USDrive Electrical and Electronics Technical Team Roadmap, June 2013.

- (30) James F. Miller and David Howell, "The EV Everywhere Grand Challenge," EVS27 International Battery, Hybrid and Fuel Cell Electric Vehicle Symposium, Nov. 2013.
- (31) Tim Burress, "Benchmarking EV and HEV Technologies," 2014 U.S. DOE Vehicle Technologies Office Annual Merit Review and Peer Evaluation Meeting, June 2014.
- (32) R. Lai, F. Wang, P. Ning, D. Zhang, D. Jiang, R. Burgos, D. Boroyevich, K. J. Karimi, and V.D. Immanuel, "A high-power-density converter," *IEEE Ind. Electron. Mag.*, vol. 4, no. 4, pp. 4-12, Dec. 2010.
- (33) X. Roboam, B. Sareni, and A.D. Andrade, "More Electricity in the Air: Toward Optimized Electrical Networks Embedded in More-Electrical Aircraft," *IEEE Ind. Electron. Mag.*, vol. 6, no. 4, pp. 6-17, Dec. 2012.
- (34) P. Wheeler, and S. Bozhko, "The More Electric Aircraft: Technology and Challenges," *IEEE Electrification Mag.*, vol. 2, no. 4, pp. 6-12, Dec. 2014.
- (35) Y. Terao, W. Kong, H. Ohsaki, H. Oyori, and N. Morioka, "Electromagnetic Design of Superconducting Synchronous Motors for Electric Aircraft Propulsion," *IEEE Trans. Appl. Supercond.*, vol. 28, no. 4, p. 5208005, Jun. 2018.
- (36) IATA Technology Roadmap 4th Edition, June 2013.
- (37) AIRBUS Global Market Forecast 2018-2037,

https://www.airbus.com/content/dam/corporate-topics/publications/media-day/GMF-2018-2037.pdf

- (38) 一般財団法人日本航空機開発協会(JADC):「民間航空機に関する市場予測 2018-2037」, 2018年3月
- (39) 大依仁・桑田厳・森岡典子:「航空機・エンジン電動化システムの開発」, IHI 技報, vol. 57, no.
   4, pp. 37-46, 2017 年
- (40) R. De Maglie, G. Osvald, J. Engstler, A. Engler, and J.-P. Carayon, "Optimized 70kW power inverter dedicated to future aircraft applications," in *Proc. 2009 13th European Conference on Power Electronics and Applications*, pp. 1-10, Oct. 2009.
- (41) 日経エレクトロニクス:「電動化で始まる空の革命」,日経エレクトロニクス 2018 年 5 月号, pp. 16-45, 2018 年 4 月.
- (42) 日経エレクトロニクス:「超高出力モータで垂直離陸「空の電動化」をウーバーが主導」,日 経エレクトロニクス 2018 年 7 月号, pp. 51-57, 2018 年 6 月.
- (43) 日経エレクトロニクス:「離陸寸前の空飛ぶクルマ 米国ベンチャーが整備着々」, 日経エレ クトロニクス 2018 年 9 月 号, pp. 12-14, 2018 年 8 月.
- (44) 日経エレクトロニクス:「電動版ビジネスジェットが浮上 22年に運賃1/3以下で市場創造」,
   日経エレクトロニクス 2018年12月号, pp. 83-87, 2018年11月.
- (45) 日経エレクトロニクス:「墜落事故を乗り越えて 電動化にまい進する Siemens」, 日経エレクトロニクス 2019 年 1 月号, pp. 20-21, 2018 年 12 月.
- (46) 日経エレクトロニクス:「陸・海・空で誕生,夢のモビリティー」,日経エレクトロニクス 2019
   年2月号, pp. 22-37, 2019年1月.
- (47) JAXA:「「航空機電動化(ECLAIR) コンソーシアム」の発足について」, JAXA プレスリリ
   ース 2018 年 7 月 2 日, 2018 年 7 月
- (48) "A revolution of the recent power device development", IEEJ Technical Report, no. 1082 (in Japanese)

「大変革を遂げているパワーデバイス開発」, 電気学会技術報告, No. 1082

- (49) W. Saito, M. Kuraguchi, Y. Tanaka, K. Tsuda, I. Omura, and T. Ogura: "Design Optimization of high breakdown voltage AlGaN-GaN power HEMT on an insulating substrate for RonA-VB tradeoff charac-teristics", *IEEE Transactions on Electron Devices*, Vol. 52, No. 1, pp. 106-111
- (50) Y. Uemoto, D. Shibata, M. Ishida, H. Matsuo, H. Nagai, S. Batta, N. Ming, L. Ueda, T. Tanaka, and T. Ueda: "8300V Blocking Voltage AlGaN/GaN Power HFET with Thick Poly-AlN Passivation", in *Proc. of the International Electron Devices Meeting (IEDM)*, (2007-12)
- (51) N. Ikeda, S. Kaya, J. Li, Y. Sato, S. Kato, and S. Yoshida: "High Power AlGaN/GaN HFET with a High Breakdown Voltage of Over 1.8kV on 4 Inch si Substrates and the Suppression of current Collapse", in Proc. of the 20th International Symposium on Power Semiconductor Devices and ICs (ISPSD), pp.287-290 (2008-5)
- (52) M. Tsukuda, I. Omura, T. Domon, W. Saito, and T. Ogura: "Demonstration of High Output Power Density (30W/cc) Converter using 600 V SiC-SBD and Low Impedance Gate Driver", in *Proc. of the Interna-tional Power Electronics Conference* (*IPEC*), pp.1184-1189 (2005-4)
- (53) W. Saito, I. Omura, T. Ogura and H. Ohashi: "Theoretical Limit Estimation of Lateral Wide Band-gap Semiconductor Power-switching Device", *Solid-State Electronics*, 48, pp. 1555-1562 (2004)
- (54) A. Lidow, and G. Sheridan: "Defining the Future for Microprocessor Power Delivery", in Proc. of the 18th Applied Power Electronics Conference (APEC), pp.3-9 (2003-2)
- (55) E. Raj, Z. Lisik, M. Langer, and J. Rudzki: "Super Cooling Structures for Power Electronics", in Proc. of the 11th European Conference on Power Electronics and Applications (EPE) (2005-9)
- (56) 三菱電機ニュースリリース:「世界初,鉄道車両の営業運転で省エネを実証「SiC 適用鉄道車両 用主回路システム」搭載車両での実証結果のお知らせ」,三菱電機ニュースリリース 2012 年 9 月 27 日 社会 No.1211, http://www.mitsubishielectric.co.jp/news/2012/pdf/0927-b.pdf, 2012 年 9 月
- (57) 三菱電機ニュースリリース:「3.3kV/1500A 定格で大容量鉄道車両に適用可能 フル SiC パワー モジュール適用鉄道車両用インバーター装置を製品化」,三菱電機ニュースリリース 2013 年 12 月 25 日 社会 No.1312, http://www.mitsubishielectric.co.jp/news/2013/pdf/1225.pdf, 2013 年 12 月
- (58) 三菱電機ニュースリリース:「小田急電鉄車両での「フル SiC 適用 VVVF インバーター装置」
   実証結果のお知らせ」, 三菱電機ニュースリリース 2015 年 6 月 22 日 社会 No.1508, http://www.mitsubishielectric.co.jp/news/2015/pdf/0622-a.pdf, 2015 年 6 月
- (59) 加藤洋子・柴田健・横山啓之:「E235 系の主回路システムの紹介」, JR EAST Technical Reiview, No. 51, pp. 41-44, Spring 2015.
- (60) 東芝ニュースリリース:「従来比約 60 %の体積削減を実現した SiC 適用鉄道車両向けインバータの開発」,東芝ニュースリリース 2011 年 12 月 8 日, http://www.toshiba.co.jp/about/press/2011\_12/pr\_j0802.htm, 2011 年 12 月
- (61) 葛巻淳彦・小谷和也・野木雅之・餅川宏・青山育也:「SiC 適用による変換機の高パワー密度化」,
   平成28年電気学会産業応用部門大会, 3-S8-4, pp. III-45-III-48, 2016年8月
- (62) 東海旅客鉄道株式会社ニュースリリース:「東海道・山陽新幹線 次期新幹線車両 N700S 確認 試験車の製作について」,東海旅客鉄道株式会社ニュースリリース 2016 年 6 月 24 日, 2016 年 6 月
- (63) 東芝プレス:「東海道新幹線車両向けの SiC を適用した主変換装置を開発 ~世界初の高速鉄道
   での走行試験 ~」,東芝プレス 2015 年 6 月 25 日, https://www.toshiba.co.jp/sis/topics/2015/20150625.htm, 2015 年 6 月

- (64) トヨタ自動車ニュースリリース:「新素材 SiC による高効率パワー半導体を開発」、トヨタ自動 車ニュースリリース 2014 年 5 月 20 日、2014 年 4 月
- (65) 安川電機ニュースリリース:「世界初!GaN (窒化ガリウム)パワー半導体モジュール搭載の 太陽光発電用パワーコンディショナ「Enewell-SOL V1 シリーズ 4.5kW」を販売開始」,安川電機ニュースリリース 2014 年 12 月 11 日, https://www.yaskawa.co.jp/newsrelease/product/9016, 2014 年 12 月
- (66) S. Yin, K. J. Tseng, R. Simanjorang, Y. Liu, and J. Pou, "A 50-kW High-Frequency and High-Efficiency SiC Voltage Source Inverter for More Electric Aircraft," *IEEE Trans. Ind. Electron.*, vol. 64, no. 11, pp. 9124-9134, Nov. 2017.
- (67) A. Nawawi, C. F. Tong, S. Yin, A. Sakanova, Y. Liu, M. Kai, K. Y. See, K. J. Tseng, R. Simanjorang, C. J. Gajanayake, and A. K. Gupta, "Design and Demonstration of High Power Density Inverter for Aircraft Applications," *IEEE Trans. Ind. Appl.*, vol. 53, no. 2, pp. 1168-1176, Mar-Apr. 2017.
- (68) H. Ohashi, I. Omura, S. Matsumoto, Y. Sato, H. Tadano, and I. Ishii, "Power Electronics Innovation with Next Generation Advanced Power Devices," *IEICE Trans. Commun.*, vol. E87-B, no. 12, pp. 3422-3429, Dec. 2004.
- (69) H. Ohashi, "Recent power devices trend," *IEEJ Transactions IA*, vol. 122, no. 3, pp. 168-171 (2002-3) (in Japanese)
   大橋 弘通:「最新のパワーデバイスの動向」,電学誌, vol.122, no.3, pp.168-171 (2002-3)
- (70) H. Ohashi, and Ichiro Omura, "Role of Simulation Technology for the Progress in Power Devices and Their Applications," *IEEE Trans. Electron. Devices*, vol. 60, no. 2, 2013.
- (71) J. W. Kolar, U. Drofenik, J. Biela, M. L. Heldwein, H. Etrl, T. Friedli, and S. D. Round, "PWM Converter Power Density Barriers," *IEEJ Trans. Ind. Appl.*, vol. 128, no. 4, pp. 468-480, 2008.
- (72) S. Round, P. Karutz, M. L. Heldwein, and J. W. Kolar, "Towards a 30 kW/liter, Three-Phase Unity Power Factor Rectifier," *IEEJ Trans. Ind. Appl.*, vol. 128, no. 4, pp. 481-490, 2008.
- (73) Y. Liu, K. Y. See, S. Yin, R. Simanjorang, C. F. Tong, A. Nawawi, and J. S. Lai, "LCL Filter Design of a 50-kW 60-kHz SiC Inverter with Size and Thermal Considerations for Aerospace Applications," *IEEE Trans. Ind. Electron.*, vol. 64, no. 10, pp. 8321-8333, Oct. 2017.
- (74) Y. Liu, K. Y. See, K. J. Tseng, R. Simanjorang, and J. S. Lai, "Magnetic Integration of Three-Phase LCL Filter with Delta-Yoke Composite Core," *IEEE Trans. Power Electron.*, vol. 32, no. 5, pp. 3835-3843, May. 2017.
- (75) J. Biela, and J. W. Kolar, "Cooling Concepts for High Power Density Magnetic Devices," *IEEJ Trans. Ind. Appl.*, vol. 128, no. 4, pp. 500-507, 2008.
- (76) R. Wang, F. Wang, D. Boroyevich, R. Burgos, R. Lai, P. Ning, and K. Rajashekara, "A High Power Density Single-Phase PWM Rectifier with Active Ripple Energy Storage," *IEEE Trans. Power Electron.*, vol. 26, no. 5, pp. 1430-1443, May 2011.
- (77) F. Xu, T. J. Han, D. Jiang, L. M. Tolbert, F. Wang, J. Nagashima, S. J. Kim, S. Srikanth, and F. Barlow, "Development of a SiC JFET-Based Six-Pack Power Module for a Fully Integrated Inverter," *IEEE Trans. Power Electron.*, vol. 28, no. 3, pp. 1464-1478, Mar. 2013.
- (78) Y. Murakami, Y. Tajima, and S. Tanimoto, "Air-Cooled Full-SiC High Power Density Inverter Unit," in Proc. World Electric Vehicle Symposium and Exhibition EVS27, pp. 1-4, Barcelona, Spain, Nov. 2013.
- (79) 松井康平・佐々木健介・谷本智・村上善則・谷澤秀和・佐藤伸二:「70kW/L All-SiC インバータの開発」,平成25年電気学会全国大会,4-145,pp.252(第4分冊),2013年3月

- (80) 佐藤伸二:「次世代パワー半導体デバイスとその応用技術の動向」,建設電気技術協会 TESLA TECHNOLOGY REPORT, vol. 189, 2016 年 3 月
- (81) M. Chinthavali, C. Ayers, S. Campbell, R. Wiles, and B. Ozpineci, "A 10-kW SiC Inverter with A Novel Printed Metal Power Module with Integrated Cooling Using Additive Manufacturing," in *Proc. IEEE Workshop on Wide Bandgap Power Devices and Applications WiPDA 2014*, pp. 48-54, Oct. 2014.
- (82) K. A. Kim, Y. C. Liu, M. C. Chen, and H. J. Chiu, "Opening the Box: Survey of High Power Density Inverter Techniques from the Little Box Challenge," *CPSS Trans. Power Electron. Appl.*, vol. 2, no. 2, pp. 131-139, Aug. 2017.
- (83) D. Bortis, D. Neumayr, and J. W. Kolar, "□□-Pareto Optimization and Comparative Evaluation of Inverter Concepts Considered for the GOOGLE Little Box Challenge," in *Proc. IEEE 17th Workshop on Control and Modeling for Power Electronics COMPEL*, pp. 1-5, Jun. 2016.
- (84) J. W. Kolar, D. Bortis, and D. Neumayr, "The Ideal Switch is Not Enough," in Proc. 28th International Symposium on Power Semiconductor Devices and ICs ISPSD, pp. 15-22, Jun. 2016.
- (85) A. S. Morsy, and P. N. Enjeti, "Comparison of Active Power Decoupling Methods for High-Power-Density Single-Phase Inverters Using Wide-Bandgap FETs for Google Little Box Challenge," *IEEE J. Emerg. Sel. Top. Power Electron.*, vol. 4, no. 3, pp. 790-798, Sept. 2016.
- (86) E. Gurpinar, and A. Casstellazzi, "Tradeoff Study of Heat Sink and Output Filter Volume in a GaN HEMT Based Single-Phase Inverter," *IEEE Trans. Power Electron.*, vol. 33, no. 6, pp. 5226-5239, Jun. 2018.
- (87) Y. Lei, C. Birth, S. Qin, W. C. Liu, I. Moon, A. Stillwell, D. Chou, T. Foulkes, Z. Ye, Z. Liao, and R. C. N. Pilawa-Podgurski, "A 2-kW Single-Phase Seven-Level Flying Capacitor Multilevel Inverter with an Active Energy Buffer," *IEEE Trans. Power Electron.*, vol. 32, no. 11, pp. 8570-8581, Nov. 2017.
- (88) C. Zhao, B. Trento, L. Jiang, E. A. Jones, B. Liu, Z. Zhang, D. Costinett, F. Wang, L. M. Tolbert, J. F. Jansen, R. Kress, and R. Langley, "Design and Implementation of a GaN-Based, 100-kHz, 102-W/in3 Single-Phase Inverter," *IEEE J. Emerg. Sel. Top. Power Electron.*, vol. 4, no. 3, pp. 824-840, Sept. 2016.
- (89) R. Ghosh, M. X. Wang, S. Mudiyula, U. Mhaskar, R. Mitova, D. Reilly, and D. Klikic, "Industrial Approach to Design a 2-kVa Inverter for Google Little Box Challenge," *IEEE Trans. Ind. Electron.*, vol. 65, no. 7, pp. 5539-5549, Jul. 2018.
- (90) Koji Yamaguchi, Kenshiro Katsura, and Takehiro Jikumaru,"Motor Loss and Temperature Reduction with High Switching Frequency SiC-Based Inverters," in *Proc. 2017 IEEE 5th Workshop on Wide Bandgap Power Devices and Applications* (WiPDA), pp. 127-131, 30 Oct.-1 Nov. 2017.
- (91) Koji Yamaguchi, Kenshiro Katsura, and Takehiro Jikumaru,"Motor Loss and Temperature Reduction with High Switching Frequency SiC-Based Inverters," in Proc. 2017 IEEE 12th International Conference on Power Electronics and Drive Systems (PEDS), pp. 754-757, Dec. 2017.
- (92) 持館沙英・Tumurbaatar Anudari・佐藤之彦:「フライングキャパシタマルチレベル変換器を用いたモードドライブシステムの総合損失の低減に関する実験的検証」,平成 29 年電気学会産業応用部門大会,1-105, pp. 1-473-1-478, 2017 年 8 月
- (93) Tumurbaatar Anudari, Sae Mochidate, Koji Yamaguchi, Tomohiro Matsuda, and Yukihiko Sato,"Harmonic loss reduction in high speed motor drive systems by flying capacitor multilevel inverter," in Proc. 2018 International Power Electronics Conference (IPEC), pp. 1972-1976, May. 2017.

- (94) 阿部晋也・Tumurbaatar Anudari・佐藤之彦・山口浩二・桂健志郎:「マルチレベル変換器を適用 した高速 PMSM 駆動における高周波損失低減の実機検証」,平成 31 年電気学会全国大会, 5-027, pp. 48-49, 2019 年 3 月
- (95) ROHM 社 SiC パワーモジュールデータシート, BSM120D12P2C005, Rev. E, 2018年2月
- (96) ROHM 社, SiC パワーデバイス・モジュール アプリケーションノート Rev. 002, 2014 年 8 月
- (97) D. Peftitsis, and J. Rabkowski, "Gate and Base Drivers for Silicon Carbide Power Transistors: An Overview", *IEEE Trans. On Power Electronics*, Vol. 31, No. 10, pp. 7194-7212, October 2016.
- (98) N. Oswald, P. Anthony, N. Mcneill, and B. H. Stark, "An Experimental Investigation of the Tradeoff between Switching Losses and EMI Generation With Hard-Switched All-Si, Si-SiC, and All-SiC Device Combinations", *IEEE Trans. On Power Electronics*, Vol. 29, No. 5, pp. 2393-2407, May 2014.
- (99) S. Yin, K. J. Tseng, P. Tu, R. Simanjorang, and A. K. Gupta, "Design Considerations and Comparison of High-speed Gate Drivers for Si IGBT and SiC MOSFET Modules", in *Proc. IEEE 2016 Energy Conver*sion Congress & Expo (ECCE2016), Milwaukee, September 2016.
- (100) S. Jahdi, O. Alatise, P. Alexakis, L. Ran, and P. Mawby, "The Impact of Temperature and Switching Rate on the Dynamic Characteristics of Silicon Carbide Schottky Barrier Diodes and MOSFETs", *IEEE Trans. On Industrial Electronics*, Vol. 62, No. 1, pp. 163-171, January 2015.
- (101) H. Chen, and D. Divan, "High Speed Switching Issues of High Power Rated Silicon-Carbide Devices and the Mitigation Methods", in *Proc. IEEE 2015 Energy Conversion Congress & Expo* (ECCE2015), Motreal, September 2015.
- (102) K. Vechalapu, S. Bhattacharya, E. V. Brunt, S. H. Ryu, D. Grider, and J. W. Palmour, "Comparative Evaluation of 15 kV SiC MOSFET and 15 kV SiC IGBT for Medium Voltage Converter under Same dv/dt Conditions", in *Proc. IEEE 2015 Energy Conversion Congress & Expo* (ECCE2015), Montreal, September 2015.
- (103) K. Yamaguchi, and K. Katsura, "Research on Optimization Design of High Efficient Low Noise SiC-MOSFETs Inverters", in Proc. 9th International Conference on Power Electronics (ICPE2015 ECCE-Asia), pp. 1442-1448, Seoul, June 2015.
- (104) N. Idir, R. Bausiere, and J.J. Fauchaud, "Active Gate Voltage Control of Turn-on di/dt and Turn-off dv/dt in Insulated Gate Transistors", *IEEE Trans. On Power Electronics*, Vol. 21, No. 4, pp. 849-855, April 2006.
- (105) P. J. Grbovic, "An IGBT Gate Driver for Feed-Forward Control of Turn-on Losses and Reverse Recovery Current", IEEE Trans. On Power Electronics, Vol. 23, No. 2, pp. 643-652, 2008.
- (106) X. Yang, Y. Yuan, Z. Long, J. Goncalves, and P. R. Palmer, "Robust Stability Analysis of Active Voltage Control for High Power IGBT Switching by Kharitonov's Theorem", *IEEE Trans. On Power Electronics*, Vol. 31, No. 3, pp. 2584-2594, March 2016.
- (107) X. Yang, Y. Yuan, X. Zhang, and P. R. Palmer, "Shaping High-Power IGBT Switching Transitions by Active Voltage Control for Reduced EMI Generation", *IEEE Trans. On Industry Applications*, Vol. 51, No. 2, pp. 1669-1677, March/April 2015.
- (108) K. Ishikawa, K. Ogawa, S. Yukutake, N. Kameshiro, and Y Kono, "Traction Inverter that Applies Compact 3.3kV/1200A SiC Hybrid Module", *The 2014 International Power Electronics Conference*, 2140-2144, 2014.
- (109) D. Aggeler, F. Canales, J. Biela, and J. W. Kolar, "Dv/Dt-Control Methods for the SiC JFET/Si MOSFET Cascode", *IEEE Trans. On Power Electronics*, Vol. 28, No. 8, pp. 4074-4082, August 2013.
- (110) S. Yin, K. J. Tseng, C. F. Tong, R. Simanjorang, C. J. Gajanayake, and A. K. Gupta, "A Novel Gate Assisted Circuit to Reduce Switching Loss and Eliminate Shoot-through in SiC Half Bridge Configuration", in *Proc. APEC2016*, Long Beach, US, March 2016.
- (111) Q. Zhou, and F. Gao, "A Gate Driver of SiC MOSFET for Suppressing the Negative Voltage Spikes in a Bridge Circuit", in *Proc. APEC2016*, Long Beach, US, March 2016.
- (112) Z. Zhang, F. Wang, L. M. Tolbert, and B. J. Blalock, "Active Gate Driver for Crosstalk Suppression of SiC Devices in a Phase-Leg Configuration", *IEEE Trans. On Power Electronics*, Vol. 29, No. 4, pp. 1986-1996, April 2014.
- (113) P. Nayak, and K. Hatua, "Active Gate Driving Technique for a 1200 V SiC MOSFET to Minimize Detrimental Effects of Parasitic Inductance in the Converter Layout", in *Proc. IEEE 2016 Energy Conversion Congress & Expo* (ECCE2016), Milwaukee, September 2016.

- (114) H. Huang, X. Yang, Y. Wen, and Z. Long, "A Switching Suppression Scheme of SiC MOSFET by Active Gate Drive", in *Proc. IPEMC2016- ECCE Asia*, Hefei, China, May 2016.
- (115) 長野剛・松原郁夫・田久保拡・鳥羽章夫:「アクティブゲート駆動による SiC-MOSFET のサージ電圧低減効果の検証」,平成 30 年電気学会全国大会,4-017, pp. 27,2018 年 3 月
- (116) H. Riazmontazer, A. Rahnamaee, A. Mojab, S. Mehrnami, S. K. Mazumder, and M. Zefran, "Closed-Loop Control of Switching Transition of SiC MOSFETs", in *Proc. APEC2015*, Charlotte, US, March 2015.
- (117) K. Miyazaki, S. Abe, M. Tsukuda, I. Omura, K. Wada M. Takamiya, and T. Sakurai, "General-Purpose Clocked Gate Driver (CGD) IC with Programmable 63-Level Drivability to Reduce Ic Overshoot and Switching Loss of Various Power Transistors", in *Proc. APEC2016*, Long Beach, US, March 2016.
- (118) H. C. P. Dymond, D. Liu, J. Wang, J. J. O. Dalton, N. Macneill, D. Pamunuwa, S. J. Hollis, and B. H. Stark, "Reduction of oscillations in a GaN bridge leg using active gate driving with sub-n resolution, arbitrary gate-resistance patterns", in *Proc. IEEE 2016 Energy Conversion Congress & Expo* (ECCE2016), Milwaukee, September 2016.
- (119) 小原秀嶺・秋山寿夫・和田圭二・附田正則・大村一郎・宮崎耕太郎・高宮真・桜井貴康:「プロ グラマブルゲートドライバ IC を用いた IGBT モジュール用ゲート駆動制御回路の開発」,平成 29 年電気学会産業応用部門大会, 1-82, pp. I-379-I-382, 2017 年 8 月
- (120) 提橋郁人・伊東淳一:「大ゲート容量に対応した高周波インバータ向け電流形ゲート駆動回路の 実機検証」,平成28年電気学会産業応用部門大会,1-15, pp. I-41-I-46,2016年8月
- (121) 大河内悠太・中原健:「SiC-MOSFET 用電流電圧ハイブリッド形高速ゲート駆動回路の基礎検討」,平成30年電気学会全国大会,4-018, pp.28,2018年3月
- (122) S. Jahdi, R. Bonyadi, P. Alexakis, C. A. Fisher, J. A. O. Gonzalez, L. Ran, and P. Mawby, "An analysis of the switching performance and robustness of power MOSFETs body diodes: A technology evaluation," *IEEE Trans. Power Electron.*, vol. 30, no. 5, pp. 2383-2394, May 2015.
- (123) J. Jordan, V. Esteve, E. Sanchis-Kilders, E. J. Dede, E. Maset, J. B. Ejea, and A. Ferreres, "A comparative performance study of a 1200V Si and SiC MOSFET intrinsic diode on an induction heating inverter," *IEEE Trans. Power Electron.*, vol. 29, no. 5, pp. 2550-2562, May 2014.
- (124) Z. Wang, J. Zhang, X. Wu, and K. Sheng, "Evaluation of reverse recovery characteristic of silicon carbide metal-oxide-semiconductor field-effect transistor intrinsic diode," *IET Power Electron.*, vol. 9, no. 5, pp. 969-976, 2016.
- (125) A. Agarwal, H. Fatima, S. Haney, and S. H. Ryu, "A new degradation mechanism in high-voltage SiC power MOSFETs," *IEEE Electron Device Lett.*, vol. 28, no. 7, pp. 587-589, July 2007.
- (126) B. Hull, S. Allen, Q. Zhang, D. Gajewski, V. Pala, J. Richmond, S. Ryu, M. O'Loughlin, E. Vanbrunt, L. Cheng, A. Burk, J. Casady, D. Grider, and J. Palmour, "Reliability and stability of SiC power MOSFETs and next-generation SiC MOSFETs," in *Proc. 2014 IEEE Workshop Wide Bandgap Power Devices App.*, pp. 139-142, Oct. 2014.
- (127) 葛巻淳彦・新妻孝則・松本脩平・餅川宏:「インバータ保護動作を想定した SiC-MOSFET ボディダイオード Vf 劣化評価方法の提案」,平成 28 年電気学会全国大会, 4-018, pp. 27 (第4分冊), 2016 年 3 月
- (128) 葛巻淳彦・小谷和也・野木雅之・餅川宏・青山育也:「SiC 適用による変換器の高パワー密度化」, 平成28年電気学会産業応用部門大会, 3-S8-4, pp. III-45-III-48, 2016年8月
- (129) 藤田隆誠・秋山悟・島明夫・嶋本泰洋:「SiC-MOSFET を用いた絶縁形 DC/DC コンバータの動 作検証」,平成28年電気学会産業応用部門大会,1-11, pp. I-33-I-34,2016年8月
- (130) C. Cai, W. Zhou, and K. Sheng, "Characteristics and application of normally-off SiC-JFETs in converters without antiparallel diodes," *IEEE Trans. Power Electron.*, vol. 28, no. 10, pp. 4850-4860, Oct. 2013.
- (131) Y. Liang, R. Oruganti, and T. Oh, "Design considerations of power MOSFET for high frequency synchronous rectification," *IEEE Trans. Power Electron.*, vol. 10, no. 3, pp. 388-395, May 1995.
- (132) S. Yin, K. J. Tseng, C. F. Tong, R. Simanjorang, C. J. Gajanayake, and A. Gupta, "A 99% efficiency SiC three-phase inverter using synchronous rectification," in *Proc. IEEE Applied Power Electron. Conf. Expo.* (APEC) 2016, pp. 2942-2949, Mar. 2016.

- (133) H. Liu, H. Wu, Y. Lu, Y. Xing, and K. Sun, "A high deficiency inverter based on SiC MOSFET without externally anti-parallel diodes," in *Proc. IEEE Applied Power Electron. Conf. Expo.* (APEC) 2014, pp. 163-167, Mar. 2014.
- (134) R. Horff, A. Marz, M. Lechler, and M. M. Bakran, "Optimised switching of a SiC MOSFET in a VSI using the body diode and additional Schottky barrier diode," in *Proc. 17th Eur. Conf. Power Electron. App. (EPE)* 2015, Sep. 2015.
- (135) D. Peftitsis and J. Rabkowski, "Gate and base drivers for silicon carbide power transistors: An overview," *IEEE Trans. Power Electron.*, vol. 31, no. 10, pp. 7194-7212, Oct. 2016.
- (136) N. Idir, R. Bausiere, and J.J. Fauchaud, "Active gate voltage control of turn-on di/dt and turn-off dv/dt in insulated gate transistors," *IEEE Trans. Power Electron.*, vol. 21, no. 4, pp. 849-855, Apr. 2006.
- (137) P. J. Grbovic, "An IGBT gate driver for feed-forward control of turn-on losses and reverse recovery current," *IEEE Trans. Power Electron.*, vol. 23, no. 2, pp. 643-652, 2008.
- (138) X. Yang, Y. Yuan, Z. Long, J. Goncalves, and P. R. Palmer, "Robust stability analysis of active voltage control for high power IGBT switching by Kharitonov's theorem," *IEEE Trans. Power Electron.*, vol. 31, no. 3, pp. 2584-2594, Mar. 2016.
- (139) D. Aggeler, F. Canales, J. Biela, and J. W. Kolar, "Dv/Dt-control methods for the SiC JFET/Si MOSFET cascode," *IEEE Trans. Power Electron.*, vol. 28, no. 8, pp. 4074-4082, Aug. 2013.
- (140) Z. Zhang, F. Wang, L. M. Tolbert, and B. J. Blalock, "Active gate driver for crosstalk suppression of SiC devices in a phase-leg configuration," *IEEE Trans. Power Electron.*, vol. 29, no. 4, pp. 1986-1996, Apr. 2014.
- (141) K. Yamaguchi, K. Katsura, T. Yamada, and Y. Sato, "Comprehensive Study on Gate Driver for SiC-MOSFETs with Gate Boost," *IEEJ Journal of Ind. App.*, vol. 7, no. 3, pp. 218-228, 2018.
- (142) K. Yamaguchi, Y. Sasaki, and T. Imakubo, "Low loss and low noise gate driver for SiC-MOSFET with gate boost circuit," in *Proc. IECON 2014 40th Ann. Conf. IEEE*, pp. 1594-1598, Oct. 2014.
- (143) N. Oswald, P. Anthony, N. Mcneill, and B. H. Stark, "An experimental investigation of the tradeoff between switching losses and EMI generation with hard-switched all-Si, Si-SiC, and all-SiC device combinations," *IEEE Trans. Power Electron.*, vol. 29, no. 5, pp. 2393-2407, May 2014.
- (144) A. Niwa, T. Imazawa, T. Kiumura, and T. Sasaya, "Novel dead time controlled gate driver using the current sensor of SiC-MOSFET," in *Proc. 2015 41st Ann. Conf. IEEE Ind. Electron.*, pp. 1651-1656, Nov. 2015.
- (145) K. Peng, S. Eskandari, and E. Santi, "Characterization and modeling of SiC MOSFET body diode," in Proc. IEEE Applied Power Electron. Conf. Expo. (APEC) 2016, pp. 2127-2135, Mar. 2016.
- (146) D. Martin, W. A. Curbouw, B. Sparkman, L. E. Kegley, and T. McNutt, "Switching performance comparison of 1200V and 1700V SiC optimized half bridge power modules with SiC antiparallel Schottky diodes versus MOSFET intrinsic body diodes," in *Proc. IEEE Applied Power Electron. Conf. Expo.* (APEC) 2017, pp. 2297-2304, Mar. 2017.
- (147) S. Jahdi, O. Alatise, L. Ran, and P. Mawby, "Analytical modeling of switching energy of silicon carbide Schottky diodes as functions of dIds/dt and temperature," *IEEE Trans. Power Electron.*, vol. 30, no. 6, pp. 3345-3355, June 2015.
- (148) O. Alatise, N. A. Parker-Allotey, D. Hamilton, and P. Mawby, "The impact of parasitic inductance on the performance of silicon carbide Schottky barrier diodes," *IEEE Trans. Power Electron.*, vol. 27, no. 8, pp. 3826-3833, Aug. 2012.
- (149) S. Jahdi, O. Alatise, P. Alexakis, L. Ran, and P. Mawby, "The impact of temperature and switching rate on the dynamic characteristics of silicon carbide Schottky barrier diodes and MOSFETs," *IEEE Trans. Ind. Electron.*, vol. 62, no. 1, pp. 163-171, Jan. 2015.
- (150) J. W. Kolar, U. Drofenik, J. Biela, M. L. Heldwein, H. Etrl, T. Friedli, and S. D. Round, "PWM Converter Power Density Barriers," *IEEJ Trans. Ind. Appl.*, vol. 128, no. 4, pp. 468-480, 2008.

### 本論文に関係する研究業績

### <学術雑誌など>

- [1] Koji Yamaguchi, Kenshiro Katsura, Tatsuro Yamada, and Yukihiko Sato: "Comprehensive Study on Gate Driver for SiC-MOSFETs with Gate Boost", *IEEJ Journal of Industry Applications* (電気学会 D部門英文論文誌), Vol. 7, No. 3, pp. 218-228, May 2018
- [2] Koji Yamaguchi, Kenshiro Katsura, Tatsuro Yamada, and Yukihiko Sato: "High Power Density SiC-Based Inverter with a Power Density of 70 kW/liter or 50 kW/kg", IEEJ Journal of Industry Applications (電気学会 D 部門英文論文誌), Vol. 8, No. 4, pp. 694-703, July 2019
- [3] <u>Koji Yamaguchi</u>, Kenshiro Katsura, Tatsuro Yamada, and Yukihiko Sato: "Criteria for Using Antiparallel SiC SBDs with SiC MOSFETs for SiC-based Inverters", *IEEE Transactions on Power Electronics* (2019年4月受理,掲載予定)

### 参考論文

### <国際会議での発表(査読あり)>

- [4] Koji Yamaguchi, Kenshiro Katsura, and Tatsuro Yamada: "Comprehensive evaluation and design of SiC-Based high power density inverter, 70kW/liter, 50kW/kg", in *Proc. 2016 IEEE 8th International Power Electronics and Motion Control Conference (IPEMC-ECCE Asia)*, pp. 1-7, May 2016.
- [5] Koji Yamaguchi, Kenshiro Katsura, Tatsuro Yamada, and Yukihiko Sato, "Comprehensive Evaluation of Gate Boost Driver for SiC-MOSFETs", in *Proc. 2016 IEEE Energy Conversion Congress and Exposition* (ECCE), pp. 1-8, Sept. 2016.