VLSIチップ

アーキテクチャ

2次キャッシュ

欠陥回避

故障検査

再構成

誤り回復

今年度は研究最終年度として,(1)基本アーキテクチャの詳細化,(2)新手法の考案と評価,(3)シミュレータプログラムと評価プログラムの作成,(4)研究最終年度の総括を行うことを目的とした.また,今後の研究に向けた関連技術の開発なども心がけることにした.これらの目的の中では以下の(1)から(5)の各々の設計の完成度を高めることであった.(1)チップ製造後の欠陥回避設計,(2)チップ運用後の永久故障に対する再構成可能設計,(3)故障検査容易な論理設計法,(4)コンカレント誤り検出手法,(5)誤り回復の容易なアーキテクチャ.(1)基本アーキテクチャの詳細化については,LPU-MPU-HPUの3階層構成のLPU-MPU設計に焦点を絞り,その詳細化を進めた.メモリバンド幅を有効活用する目的からMPUから多数のLPUへの命令がパイプライン的に流される方式を提案し,方式を定量的に評価し,優れた方式であることを示した(11.研究発表参照).(2)新手法の考案と評価については各種の方式を提案した(11.研究発表参照).(1)および(2)の研究としてはFPGAを対象として論理ブロックや配線の欠陥/故障の回避設計を提案した.これによって歩留りが向上することも定量的に評価した.(3)に関する研究としては,SRAM型のFPGAについて高速に検査を容易に行う手法を提案した.(4)については,FPGAの論理ブロックをシステム運用用のものとテスト用のものとに分けてテストを行う手法を提案した.(5)については,これに関連した技術として並列処理ネットワークの提案,ルーティングアルゴリズムの提案,キャッシュ利用チェックポイント取得方式の提案などを行った.(3)シミュレー

平成12年度科学研究費補助金(平成10年度～平成12年度)(基盤研究(c)(2))研究成果報告書

研究種目:基盤研究(C) 研究種目コード:320

研究課題番号:10650331

審査分野:一般 区分コード:03